أطلب ADHL أو رمز لverilogA نموذج بوابات مذبذب

B

beabroad

Guest
وأود في تصميم نموذج لبوابات الجهد تسيطر مذبذب.
أي أن هناك اثنين من المدخلات ، واحد هو Vgate والآخر Vfreq.
عندما Vgate هو واحد ، VCO تتوقف.
عندما Vgate هو صفر ، وبدء VCO المتصور ، والمرحلة الأولى هي الصفر.
أنا قادم جديد لمقياس الدعم الكلي فيريلوج اللغة ، واستخدام الإيقاع جيم تصميم منصة لادارة المحاكاة.
شكرا على المساعدة.

 
تبدأ التناظرية
@ (العابرة) والخامس (Vgate) -- الخامس ، 1))
س = 0 ؛
@ (العابرة) والخامس (Vgate) -- الخامس ، -1))
س = 1 ؛

freq = لوكو
* الرأسمالي ؛
الصندوق الاستئماني المستقل للمرحلة = (2 * 'M_PI * freq) ؛
الخامس (خارج) < الخطيئة (المرحلة) * س ؛
نهاية

ويحدوني الأمل في أن هذا القانون قد تساعد ش

 

Welcome to EDABoard.com

Sponsor

Back
Top