أول خطوة لFPGA

[ojer25]

أيها الأصدقاء
نعم انه يسأل نفسه
انا مبتدئ في مجال FPGA
وبالتالي ،
فإنني في حاجة إلى أن أفضل طريقة لتعلم أنه من الصفر
ورخيص مبرمج مجموعة للقيام بهذه المهمة
شكرا

<img src="http://www.edaboard.com/images/smiles/icon_smile.gif" alt="ابتسامة" border="0" />ojer25 (على) hotmail.com
[/ ب] [/ اقتباس]

 

[mhamed]

لماذا نحاول dont Xilinx.com والوثائق؟

 

[google]

[No message]

 

[Guest]

تمر doccumentations قد لا يكون النهج الأفضل إذا كنت لا تعرف الهياكل الأساسية للFPGA.

للبدء في ذلك ، يعتمد على إذا كان لديك أي معرفة سابقة للبرمجة المنطق ، مثل بسيط PLD (بال ، غال ،...).هذا غير مطلوب ، ولكن على الأقل أن تعطيك فكرة عن كيفية PLD ، CPLD
، وFPGA العمل.كحد أدنى ، يجب أن تكون على علم المنطق البوابات (و / أو / xor /...) يتخبط ومتخاذلا.يعني كيفية عملها...

أساسا ، FPGA وتتألف من عدد قليل فقط من وحدات بسيطة نسبيا.تلك الوحدات المترابطة ثم togetter على تشكيل مهمة أكثر تعقيدا.

نموذج واحد من الخلية هو المنطق.وثمة منطق خلية تحتوي طرفية المستعملين المحليين (ينظر إلى
أعلى الجدول) ، وسجل (واحد التقلب المفاجىء).كما يتضمن بعض البوابات المتعددة طرفية المستعملين المحليين بحيث يمكن الجمع بين الانتاج معا.

ألف طرفية المستعملين المحليين ، ونتطلع إلى
أعلى الجدول ، وهو ما يعادل PLD منطق طائفة.ومع ذلك ، في PLD ، حيث تحديد العلاقة بين أم والبوابات و، طرفية المستعملين المحليين مجرد مدمج يشبه هيكل (في وقت التشغيل.وعادة ما يكون لها 4 المدخلات والمخرجات
، وإعطاء واحدة اعتمادا على المدخلات.بذلك ، يمكن تشفير شيء مثل (ألف وباء) أو (/ جيم ودال).طرفية المستعملين المحليين فإن الجدول هو مجرد أن كل ألف وباء وجيم ودال المدخلات ، المخرجات المناظرة الانتاج.

فإن التقلب المفاجىء ويمكن استخدام واحد سجل العنصر ، الذي يسيطر عليه CLK إشارة.كما وضعت وإعادة إشارات (المتزامن وغير المتزامن).

منطق خلية متخصصة أيضا بعض الخطوط ، مثل حمل 'خطوط.بذلك ، يمكن أن تكون متعددة الخلايا المشتركة معا لخلق التحول أو التسجيل.

FPGA وهو عادة ما تحتوي على مئات الآلاف من الخلايا المنطق.كل واحدة من هذه الخلايا من خلال ربط خطوط متعددة.عند إنشاء وتصميم البرنامج تلقائيا ربط بعض هذه الخطوط لتشكيل الطريق بين مختلف الخلايا المنطق ، حسب التصميم الخاص بك.

جزء آخر من FPGA هو الإعلام والتوعية بلوك.كل دبابيس على FPGA واحد IOB.IOB فإن التفاعل بين FPGA والعالم الخارجي.على سبيل المثال ، يمكن برمجتها لتوليد اشارات وقت إبقاء الاتصال ، المكمل اشارات المشروع اشارات...فإن لها أيضا بعض IOB التقلب المفاجىء ، وذلك ناتج من أن متخاذلا في الوجه الخارجي لتأخذ وقتا أقل في العالم (في ترتيب بعض نانو).ومع ذلك ، IOB لا يحتوي على أي منطق وظائف ، كما هو الحال في الخلايا المنطق.

ذاكرة هياكل يمكن بناء منطق من الخلايا ، ولكن إذا كنت في حاجة الى كمية معتدلة من الذاكرة (أكثر من 256 بايت) ، وهذا سوف تستهلك الكثير من الخلايا المنطق.وهذا هو السبب في كثير من FPGA احتواء ما يسمونه 'توزع ذاكرة الوصول العشوائي.بعض الخلايا المنطق يمكن إعادة برمجة 'بسيطة رام هيكل (وهذا هو في الحقيقة تعتمد على FPGA).وبعض FPGA كرسوا بنات ذاكرة الوصول العشوائي (في ترتيب 4K ل16K بت ، شكلي مثلا 512x8 بت ، أو 512 بايت).لأعلى memore الشرط (مثل 256K أو ذاكرة الوصول العشوائي (عليك استخدام ذاكرة خارجية.FPGA يست ذاكرة الجهاز ، وليس مقاطعة الكثير من ذاكرة الوصول العشوائي.هذا هو لإنقاذ FPGA رقاقة الفضائية لتصميم منطق.ومع ذلك ، FPGA ذاكرة جيدة على سبيل المثال لتنفيذ المستوى 1 المخبأ.

desing لأحد FPGA المشروع ، تحتاج إلى وضع برنامج متخصص.البرنامج بعض الملفات ومدخلات الانتاج لتوليد FPGA.أفكر في تلك المدخلات الملفات شفرة المصدر (التناظرية الى 'حزب الشعب الكمبودى' ملف المجمعين س ).ومع ذلك ، حزب الشعب الكمبودى والبرامج الأخرى - targetted اللغة لا يمكن التعامل مع المعدات والتصميمات.وذلك لأن في مجال البرمجيات ، كل التعليمات التي ينبغي اتباعها اليها باستخدام هيكل متتابعة.في المعدات ، كل وحدات العمل في آن واحد.لذا ، ثمة حاجة لغوية متخصصة ،
وهي اللغة التي يمكن أن تصف الأجهزة ، والمعدات
، وصف اللغة (يعتقد انه كوليسترول.وهما من أكثر اللغات VHDL وVerilogHDL.وهي مختلفة في باسكال
وجيم وهما تحقيق النتيجة ذاتها ، ديهما القوة والضعف.إذا كنت تعرف واحدة ، يجب أن نتعلم من جديد إذا كنت ترغب في استخدام غير ذلك ، ولكن البنية الأساسية لتقاسم بعض التشابه.

VHDL تحظى بشعبية كبيرة ، ويعد واحدا من أول لغة مكتوبة.ومع ذلك ، قد كتب منذ زمن بعيد ، وبالتالي ، encounteres العديد من التعديلات لتلبية متطلبات الصناعة (FPGA).فيريلوج على الجانب الآخر هو الأحدث.أقل الدعم لها ، وإنما هو ، في رأيي ، من الأسهل على التعلم.إذا كان لديك معرفة لغة برمجة مثل جيم ، سيكون من الأسهل على التعلم.فيريلوج نموا سريعا في شعبيته ، ويدعمه FPGA معظم برامج الحاسب الآلي.VHDL أكثر النصوص (التي تحتاج إلى الكثير من النص ان اقول اشياء قليلة فقط) ، ومع ذلك ، الحصول على مزيد من الدعم (أي ،
ستجد المزيد من مصدر الرموز المكتوبة
، والأمثلة في VHDL).

لذا ،
فإن ما تحتاج إليه هو معرفة ما يعتقد انه كوليسترول ، ومجموعة من الأدوات ل'' فإن ما يعتقد انه كوليسترول ثنائي لملف (FPGA) ، FPGA

<img src="http://www.edaboard.com/images/smiles/icon_smile.gif" alt="ابتسامة" border="0" />

وسيلة لملف البرنامج المترجمة إلى FPGA.في الواقع ، ثنائية الملف ارسل الى تكوين الذاكرة (فلاش) ،
أي أن 'تحميل' FPGA بها عندما تبدأ.اختياريا ،
يمكنك يدويا إرسال البرنامج مباشرة إلى FPGA ، ولكن هذه ليست مناسبة لعمليات قائمة بذاتها.

العديد من المجالس القادمة مع FPGA configurator الذاكرة ، ولكن مراقبة للتأكد من ذلك ، إلا إذا كنت ترغب في أن يكون مجلس إدارتكم باستمرار ربط جهاز الكمبيوتر ، وضرب 'التحميل' الزر في كل مرة يعاد FPGA بالطاقة.

من هنا ،
يمكنك ان تبحث في FPGA الدروس الأساسية ، أو إذا كنت ترغب في ذلك ، هل يمكن أن يكون النظر في اماكن مختلفة من FPGA الموصوفة أعلاه (وهذا هو وصفها في وثائق الشركة المصنعة).

 

[Guest]

مرحبا

البدء FPGA ، أولا تعلم اللغة وهو ما يعتقد انه كوليسترول مثل فيريلوج أو VHDL ، VHDL أفضل من فيريلوج ، ولكن من الصعب في الوقت فيريلوج السهل وخاصة بالنسبة لأولئك الذين خلفية جيم اللغة.في حين يعتقد انه كوليسترول تعلم اللغة ، ومحاولة لجعل البرامج الصغيرة ثم فحصها باستخدام جهاز المحاكاة (مثل veriloger ، modelsim الخ).بعد ذلك تحرك نحو FPGA.من حيث المعرفة والابتكار والتكنولوجيا الرخيصة ، أرخص المجموعة التي كانت قد شهدت من 99
دولارا بعد 100k البوابات.

 

[ojer25]

[أقتبس = "بيج بوي"] تمر doccumentations قد لا يكون أفضل
آسف
انسى
أنا أعرف الكثير عن البوابات الرقمية (و ، أو ، لا ،...، FlipFlops
سجلات يتعارض...........)
والقليل من لغة التجميع (8085) ، Qbasic ، وجيم <img src="http://www.edaboard.com/images/smiles/icon_biggrin.gif" alt="سعيد جدا" border="0" /><img src="http://www.edaboard.com/images/smiles/icon_biggrin.gif" alt="سعيد جدا" border="0" />

 

[dddhacker]

مرحبا

أفضل طريقة للبدء هو قراءة

برمجة وتصميم منطق البداية السريعة اليد للكتاب

من xilinx.الذهاب إلى xilinx.com والتحميل.فهو يقع في حوالي 9 ميغابايت.

وهناك كتاب جيد للغاية أن تبدأ FPGAs

 

[Mazi3]

أفضل دليل لمعرفة VHDL :
http://www.actel.com/documents/hdlcode.pdf
تبدأ الخطط الرمز (بسيطة مد فرنك فرنسي أو مضادة) ثم VHDL ووصف فيريلوج.تحتاج إلى المعرفة الأساسية للدوائر الرقمية (فرنك فرنسي ماذا يفعل ، ماذا يفعل أو البوابة ، ما هو جهاز الدولة... الخ)

<img src="http://www.edaboard.com/images/smiles/icon_smile.gif" alt="ابتسامة" border="0" />تعلمت كيفية برنامج الأمور في شهر واحد من مبتدئ ، أيضا ، جاءت التفاصيل في وقت لاحق (مثل التصميم المتزامن!

<img src="http://www.edaboard.com/images/smiles/icon_smile.gif" alt="ابتسامة" border="0" />

(

ان اشياء بسيطة في محاكاة لتعلم اللغة والاتصال معها

<img src="http://www.edaboard.com/images/smiles/icon_smile.gif" alt="ابتسامة" border="0" />

(

تعلم جيدا!

 

[craftfox]

Deponding على FPGA تطوير البرمجيات والمنتجات يو يمكن أن تساعد على قراءة وثيقة من وثائق.

 

[davyzhu]

يوصي موقع جيد لجميع الأجهزة المعرفة :
http://www.fpga4fun.com/

وxilinx spartan3 بداية المجموعة xilinx متاح على الموقع الإلكتروني ، فإنه رخيص وظائف كافية للمبتدئين.

جانبي ،

ديفي تشو

 

[cxghlj]

productor قراءة وثيقة من وثائق يمكن أن يكون سريعا وسيلة لفهم تدفق التصميم الجيد والتصميم ، ولكن اعتقد انكم يجب ان يتعلم بعض kwonlege الأساسية وبعض مهارات transiver على ما يعتقد انه كوليسترول languge المعدات.