إف بي جي إيه التوجيه ماتريكس

B

bibo1978

Guest
وأتساءل عما اذا كان اي شخص يمكن ان تقولوا لي مزيد من المعلومات حول مصفوفة التوجيه في نهاية FPGAs عالية خصوصا جدولين البعد ، وأود أيضا الحصول على مزيد من القيود سليمة مع أي التنسيب وقصص النجاح بشأن هذا المجال سيكون في غاية تثقيف

 
إذا كنت تستخدم Xilinx بورصة اسطنبول ، اطلاق إف بي جي إيه محرر ، تحميل الملف Virtex الأمراض غير المعدية ، وتمكين كل سطر / أزرار الأسلاك ، في التكبير ، وسترى كل الرقاقات المستخدمة وغير المستخدمة.

 
هل تقصد الربط ماتريكس --> المكان والطريق

والترابط الأفقي والرأسي ، اتصال مباشر والغرض العام للربط..

ش يمكن استخدام XILINX ملحمة تصميم M1 للحصول على تفاصيل حول كيفية تصميم رقاقة بعد تبدو مثل وود.

نلقي نظرة على هذا

** ح ع : / / www.cedcc.psu.edu/ee497i/xilinx/M1_guide.html

** ح ع : / / vlsi1.engr.utk.edu / ~ jkrumm/project/FinalReport/node6.html

الدروس : ** ح ع : / / homepages.wwc.edu/staff/stirra/classes/engr433/hiertut /

مع التحيات ،

 
بفضل طيب ،

ولكني بحاجة لمزيد من المعلومات التقنية حول تأخير التوجيه للمصفوفات التوجيه أعرف الأماكن التوجيه والمصفوفات ، ولكن انا بحاجة الى المزيد من المعلومات حول هذا

 
إذا كنت تستخدم محرر Xilinx إف بي جي إيه ، تسليط الضوء على الشباك المطلوب وانقر فوق أدوات --> تأخير.

إذا كنت تريد أن تعرف التأخير مسارات unrouted ، ثم أن هذا غير ممكن لان التوجيه يؤثر تأخير.

سؤالك غير واضح.ربما اذا كنت تقول لنا المزيد عن المشروع الخاص بك ، قد يكون شخص ما أعطيك الجواب الأفضل.

 
echo47 ،

سبق لي ان اعرف كيفية رؤية كل تأخير الصدد.

سأذكر قليلا مشكلتي ، ومعظم التصاميم التي أقدمها هي الوقت الحرج
، وأحمل لهم عادة أصغر في "أقل كلفة" إف بي جي إيه ، ولكن نظرا لضيق الوقت هذا لا بد لي من استخدام الاجتماعات التحضيرية الأخرى الحكمة تصميمي لن يكون الوجه الأمثل
، وأنا لن تلبي متطلبات هذا التوقيت ، وعلى الرغم من الاجتماعات التحضيرية بلادي هي المنقذ الوحيد لكنه استغرق مني الكثير من الوقت وتحديد المواقع بشكل عشوائي لتلبية الاحتياجات بلدي الوقت ، واني اسعى الى الحصول على المزيد من التفاصيل حول توجيه مصفوفات التأخير في الجوانب المختلفة لبعض قواعد واضحة في بلدي تصاميم لفة في الدقيقة

 

Welcome to EDABoard.com

Sponsor

Back
Top