G
Guest
Guest
http://www.pldesignline.com/showArticle.jhtml؟articleID=210601830&cid=NL_pldl
وأيضا ، فإن الناس في Achronix أشباه الموصلات في النهاية يخرج خلسة واسطة قفز الى وسط المسرح لتعلن أنها قد بدأت بالفعل شحن أسرع دول العالم FPGAs.
فإن Speedster الأسرة ، مع SPD60 (وضوحا "على وجه السرعة - 60" (عضو في تقريرها الأولي ، ويستخدم Achronix 'sبراءة اختراع picoPIPE تسارع التكنولوجيا بسرعة لتقديم ما يصل إلى 1.5 غيغاهرتز ، وهو ما يمثل ثلاثة اضعاف الزيادة في الأداء على مدى أسرع القائمة FPGAs.الناس في Achronix القول أن المشاركة المبكرة للعملاء بالفعل نجاحا Speedster مع أسيك في التطبيقات التي تتطلب أداء شبيهة ،
مثل شبكات الاتصالات السلكية واللاسلكية ، والاختبار والقياس ، والتشفير وغيرها من التطبيقات عالية الأداء.هذه الأنواع من التطبيقات مثالية صالحة للSpeedster أسرة FPGAs.
FPGAs أن العدو أسرع من ASICs؟
الآن التمسك القبعات الخاصة بك ، لأنني على وشك أن أقول كلمة مخيفة...غير المتزامن!هناك ، قلت لها وأنا لا يخجل إطلاقا.هذا صحيح ؛ الأساسية للنسيج Speedster FPGA هو غير المتزامن ، وبالتالي القضاء على أي قيود ترتبط التوزيعات العالمية على مدار الساعة.النتيجة النهائية هي أنه لا يمكن Speedster FPGAs أسرع مما يتناقض مع كثير من خلية ASICs الموحدة كما هو مبين أدناه :وبعد هذا ، هي Speedster FPGAs متزامن في الأول / م التفاعل ، ولذلك يبدو أن مثل اي شريحة من حيث العالم الخارجي.
القائمة ما يعتقد انه كوليسترول والأدوات ما زال قانون العمل
الآن يا رد فعل غير محسوب قد يكون شيئا مثل : "جيد والحزن ، وليس لدي الوقت لمعرفة كيفية خلق تصميمات غير المتزامن"!إضافة إلى عدم الخوف ، لأنه لم يكن لديك.وهذا هو الوضع الراهن لتصبح بداية للغاية ، وذكي جدا.
على الرغم من أنه صحيح أن الكامنة Speedster النسيج غير المتزامن ، كما أنها تقوم على المدخلات التقليدية (4) جداول البحث (طرفيات المستعملين المحليين) ، وذاكرة الوصول العشوائي لبنات ، ومضاعفات ، وهلم جرا.الفرق هو أنه لا توجد أية سجلات في حد ذاته
، كل العناصر في النسيج Speedster يفصل (أو مرتبطة / مرتبطة ، حسب وجهة نظركم) توقيت غير المتزامن الذاتي الجزئي مراحل خط الانابيب المعروف باسم picoPIPE التكنولوجيا .
حقا ، حقا هو أن تبرد شيئا لم يكن لديك ما يعتقد انه كوليسترول الخاصة بك لتصميم رمز (فيريلوج أو VHDL) مع تنفيذ Achronix في الاعتبار.لمجرد على سبيل المثال ، دعنا نفترض انك تعمل على وجود تصميم أنكم أصلا لأسيك التنفيذ.ولمزيد من الخطر تخمين أن هذا التصميم ويشمل مجالات متعددة على مدار الساعة مع خليط من بوابات الساعات والساعات غير المعزولة.هل هذا سيكون مشكلة؟لا تقلق (كما يقولون "أسفل تحت عنوان") ، لأن أدوات التصميم أساسا التخلص من الساعات على أي حال.
بوصفها جانبا ،
فإن هذا يعني أن استخدام Speedster FPGAs على النموذج الخاص بك أسيك تصاميم سهلة بشكل خاص
، لأنه يمكنك استخدام نفس رمز لكل ما يعتقد انه كوليسترول.ولكن...لماذا خلق أسيك على الإطلاق؟في كثير من الحالات ،
يمكنك أن تقرر Speedster FPGA هو أفضل حل للتنفيذ وخاصة التطبيق الخاص بك.<img src="http://i.cmpnet.com/pldesignline/2008/09/ach-03.jpg" border="0" alt=""/>الآن ، والمشكلة أننا عادة عندما يرى الجهاز الجديد المعمارية العمق رؤوسها الكريهة هو الحاجة الى شراء والتعلم ، واستخدام سحرا وروعة جناح الجديد ، والملكية ، و(غالبا) للعربات التي تجرها الدواب أدوات التصميم.وأيضا ، مرة أخرى
، علينا ان نأخذ نحن القبعات قبالة لشباب وبنات في Achronix ، لأنها
لقد تناول هذا القلق أيضا...
في الواقع ، في شراكة مع Achronix يؤدي تجميع الباعة لمعايير الصناعة والأدوات والمنهجيات متوافقة مع Speedster الأسرة.مصممي أنشطتها القائمة فيريلوج VHDL والتصاميم.فإن Achronix كندي البيئة وتدعم كل من Synopsys (سابقا Synplicity) Synplify برو والمشيرين الرسومات 'الدقيقة التجميعي أدوات لإعادة التثقيف عن التوليف.وبالإضافة إلى ذلك ، توفر البيئة Achronix كندي جميع الأدوات اللازمة لتنفيذ المادية ، وتحسين الأداء ، والتوقيت وتحليل ، والمحاكاة ، التصحيح ، وبرمجة الجهاز.
مزيد من المعلومات عن الأسرة Speedster
أول عضو في العائلة Speedster ، SPD60 ، تفتخر 47.040 طرفيات المستعملين المحليين ،
و 144 خ 18Kbit المجموعة المنضمة حديثا ، وزعت 735 كيلوبت من ذاكرة الوصول العشوائي (98) 18x18 مضاعفات ، 8 خ 5GBps SerDes ، 20 × 10.3Gbps SerDes ، 4 × DDR2/DDR3 المراقب المالي ، 16 PLLs ،...والقائمة تطول.
فإن Achronix picoPIPE تسارع التكنولوجيا بسرعة طريقة تتحرك من خلال البيانات FPGA النسيج.في حالة عدم وجود عالمي على مدار الساعة ، picoPIPE مراحل بسيطة المصافحة استخدام البروتوكولات لمراقبة تدفق البيانات بشكل فعال ،
مما أدى إلى تحسن كبير في الأداء ، وعلى طول باستخدام معيار للتصميم ار تى ال دخول واستخدام أدوات مألوفة FPGA.هذا عن طريق مزاوجة التكنولوجيا المبتكرة مع 10.3 جيجا بت في الثانية serializer / deserializer (SerDes) لتسهيل عالية عبر منظومة متكاملة
، وأجهزة التحكم الخاصة DDR2/DDR3 عالية السرعة واجهة الذاكرة ، Speedster الأسرة يوفر لي / م لمواكبة سرعة المستحقة الأداء الأساسية.الجهاز يصنع في TSMC العالية الأداء مجموعة ال 65 نانومتر المكمل العملية.
فإن Speedster 10.3 جيجا بت في الثانية SerDes تدعم العديد من الوصلات عالية السرعة ،
مثل بي سي اي اكسبريس (الأجيال 1 و 2) ، جيجابت إيثرنت ، وبين المبادرة
وبين 6G ، 10 جيجا بت في الثانية وهي لوحة الكترونية معززة ، XAUI ، XFI ، التسلسل السريع الإعلام والتوعية ، وInfiniband.Speedster FPGAs تشمل أيضا طبقة DDR2/DDR3 المادية ودعم الذاكرة واجهة التحكم بسرعة تصل إلى 1066 ميجا بايت في الثانية.البيانات الموحدة الطريق البينية ، بما في المشروع / المشروع العاشر ، والحزب الاشتراكي الإيراني - 4.2 ، 4.1 - المبادرة المتعلقة بخصوبة التربة وHypertransport كما يتم دعم.
الأسعار والتوافر
نظرا لكون انهم فقط من الإعلان عنها رسميا
، إلا أنفسهم ، والناس في Achronix بالتأكيد واقتدار ، وذلك لأنها مباشرة مكاتب مبيعات في الولايات المتحدة وكوريا واليابان ،
أضف إلى ذلك أنه يقول لي ان المبيعات العالمية ، وتقديم الدعم ، وقنوات التوزيع لAchronix FPGAs قد سبق وضعه والمدربين في جميع الأسواق الرئيسية الأخرى.
حجم التسعير لSpeedster FPGA الأسرة في إطار يتراوح بين 200
دولار الى 2500 دولار.لمزيد من المعلومات ، يرجى الاتصال على اهل Achronix (www.achronix.com) ونقول لهم : "ويقول ماكس مرحبا".
وأيضا ، فإن الناس في Achronix أشباه الموصلات في النهاية يخرج خلسة واسطة قفز الى وسط المسرح لتعلن أنها قد بدأت بالفعل شحن أسرع دول العالم FPGAs.
فإن Speedster الأسرة ، مع SPD60 (وضوحا "على وجه السرعة - 60" (عضو في تقريرها الأولي ، ويستخدم Achronix 'sبراءة اختراع picoPIPE تسارع التكنولوجيا بسرعة لتقديم ما يصل إلى 1.5 غيغاهرتز ، وهو ما يمثل ثلاثة اضعاف الزيادة في الأداء على مدى أسرع القائمة FPGAs.الناس في Achronix القول أن المشاركة المبكرة للعملاء بالفعل نجاحا Speedster مع أسيك في التطبيقات التي تتطلب أداء شبيهة ،
مثل شبكات الاتصالات السلكية واللاسلكية ، والاختبار والقياس ، والتشفير وغيرها من التطبيقات عالية الأداء.هذه الأنواع من التطبيقات مثالية صالحة للSpeedster أسرة FPGAs.
FPGAs أن العدو أسرع من ASICs؟
الآن التمسك القبعات الخاصة بك ، لأنني على وشك أن أقول كلمة مخيفة...غير المتزامن!هناك ، قلت لها وأنا لا يخجل إطلاقا.هذا صحيح ؛ الأساسية للنسيج Speedster FPGA هو غير المتزامن ، وبالتالي القضاء على أي قيود ترتبط التوزيعات العالمية على مدار الساعة.النتيجة النهائية هي أنه لا يمكن Speedster FPGAs أسرع مما يتناقض مع كثير من خلية ASICs الموحدة كما هو مبين أدناه :وبعد هذا ، هي Speedster FPGAs متزامن في الأول / م التفاعل ، ولذلك يبدو أن مثل اي شريحة من حيث العالم الخارجي.
القائمة ما يعتقد انه كوليسترول والأدوات ما زال قانون العمل
الآن يا رد فعل غير محسوب قد يكون شيئا مثل : "جيد والحزن ، وليس لدي الوقت لمعرفة كيفية خلق تصميمات غير المتزامن"!إضافة إلى عدم الخوف ، لأنه لم يكن لديك.وهذا هو الوضع الراهن لتصبح بداية للغاية ، وذكي جدا.
على الرغم من أنه صحيح أن الكامنة Speedster النسيج غير المتزامن ، كما أنها تقوم على المدخلات التقليدية (4) جداول البحث (طرفيات المستعملين المحليين) ، وذاكرة الوصول العشوائي لبنات ، ومضاعفات ، وهلم جرا.الفرق هو أنه لا توجد أية سجلات في حد ذاته
، كل العناصر في النسيج Speedster يفصل (أو مرتبطة / مرتبطة ، حسب وجهة نظركم) توقيت غير المتزامن الذاتي الجزئي مراحل خط الانابيب المعروف باسم picoPIPE التكنولوجيا .
حقا ، حقا هو أن تبرد شيئا لم يكن لديك ما يعتقد انه كوليسترول الخاصة بك لتصميم رمز (فيريلوج أو VHDL) مع تنفيذ Achronix في الاعتبار.لمجرد على سبيل المثال ، دعنا نفترض انك تعمل على وجود تصميم أنكم أصلا لأسيك التنفيذ.ولمزيد من الخطر تخمين أن هذا التصميم ويشمل مجالات متعددة على مدار الساعة مع خليط من بوابات الساعات والساعات غير المعزولة.هل هذا سيكون مشكلة؟لا تقلق (كما يقولون "أسفل تحت عنوان") ، لأن أدوات التصميم أساسا التخلص من الساعات على أي حال.
بوصفها جانبا ،
فإن هذا يعني أن استخدام Speedster FPGAs على النموذج الخاص بك أسيك تصاميم سهلة بشكل خاص
، لأنه يمكنك استخدام نفس رمز لكل ما يعتقد انه كوليسترول.ولكن...لماذا خلق أسيك على الإطلاق؟في كثير من الحالات ،
يمكنك أن تقرر Speedster FPGA هو أفضل حل للتنفيذ وخاصة التطبيق الخاص بك.<img src="http://i.cmpnet.com/pldesignline/2008/09/ach-03.jpg" border="0" alt=""/>الآن ، والمشكلة أننا عادة عندما يرى الجهاز الجديد المعمارية العمق رؤوسها الكريهة هو الحاجة الى شراء والتعلم ، واستخدام سحرا وروعة جناح الجديد ، والملكية ، و(غالبا) للعربات التي تجرها الدواب أدوات التصميم.وأيضا ، مرة أخرى
، علينا ان نأخذ نحن القبعات قبالة لشباب وبنات في Achronix ، لأنها
لقد تناول هذا القلق أيضا...
في الواقع ، في شراكة مع Achronix يؤدي تجميع الباعة لمعايير الصناعة والأدوات والمنهجيات متوافقة مع Speedster الأسرة.مصممي أنشطتها القائمة فيريلوج VHDL والتصاميم.فإن Achronix كندي البيئة وتدعم كل من Synopsys (سابقا Synplicity) Synplify برو والمشيرين الرسومات 'الدقيقة التجميعي أدوات لإعادة التثقيف عن التوليف.وبالإضافة إلى ذلك ، توفر البيئة Achronix كندي جميع الأدوات اللازمة لتنفيذ المادية ، وتحسين الأداء ، والتوقيت وتحليل ، والمحاكاة ، التصحيح ، وبرمجة الجهاز.
مزيد من المعلومات عن الأسرة Speedster
أول عضو في العائلة Speedster ، SPD60 ، تفتخر 47.040 طرفيات المستعملين المحليين ،
و 144 خ 18Kbit المجموعة المنضمة حديثا ، وزعت 735 كيلوبت من ذاكرة الوصول العشوائي (98) 18x18 مضاعفات ، 8 خ 5GBps SerDes ، 20 × 10.3Gbps SerDes ، 4 × DDR2/DDR3 المراقب المالي ، 16 PLLs ،...والقائمة تطول.
فإن Achronix picoPIPE تسارع التكنولوجيا بسرعة طريقة تتحرك من خلال البيانات FPGA النسيج.في حالة عدم وجود عالمي على مدار الساعة ، picoPIPE مراحل بسيطة المصافحة استخدام البروتوكولات لمراقبة تدفق البيانات بشكل فعال ،
مما أدى إلى تحسن كبير في الأداء ، وعلى طول باستخدام معيار للتصميم ار تى ال دخول واستخدام أدوات مألوفة FPGA.هذا عن طريق مزاوجة التكنولوجيا المبتكرة مع 10.3 جيجا بت في الثانية serializer / deserializer (SerDes) لتسهيل عالية عبر منظومة متكاملة
، وأجهزة التحكم الخاصة DDR2/DDR3 عالية السرعة واجهة الذاكرة ، Speedster الأسرة يوفر لي / م لمواكبة سرعة المستحقة الأداء الأساسية.الجهاز يصنع في TSMC العالية الأداء مجموعة ال 65 نانومتر المكمل العملية.
فإن Speedster 10.3 جيجا بت في الثانية SerDes تدعم العديد من الوصلات عالية السرعة ،
مثل بي سي اي اكسبريس (الأجيال 1 و 2) ، جيجابت إيثرنت ، وبين المبادرة
وبين 6G ، 10 جيجا بت في الثانية وهي لوحة الكترونية معززة ، XAUI ، XFI ، التسلسل السريع الإعلام والتوعية ، وInfiniband.Speedster FPGAs تشمل أيضا طبقة DDR2/DDR3 المادية ودعم الذاكرة واجهة التحكم بسرعة تصل إلى 1066 ميجا بايت في الثانية.البيانات الموحدة الطريق البينية ، بما في المشروع / المشروع العاشر ، والحزب الاشتراكي الإيراني - 4.2 ، 4.1 - المبادرة المتعلقة بخصوبة التربة وHypertransport كما يتم دعم.
الأسعار والتوافر
نظرا لكون انهم فقط من الإعلان عنها رسميا
، إلا أنفسهم ، والناس في Achronix بالتأكيد واقتدار ، وذلك لأنها مباشرة مكاتب مبيعات في الولايات المتحدة وكوريا واليابان ،
أضف إلى ذلك أنه يقول لي ان المبيعات العالمية ، وتقديم الدعم ، وقنوات التوزيع لAchronix FPGAs قد سبق وضعه والمدربين في جميع الأسواق الرئيسية الأخرى.
حجم التسعير لSpeedster FPGA الأسرة في إطار يتراوح بين 200
دولار الى 2500 دولار.لمزيد من المعلومات ، يرجى الاتصال على اهل Achronix (www.achronix.com) ونقول لهم : "ويقول ماكس مرحبا".