الذاكرة : المشكلة الصغيرة

[sameem_shabbir]

لقد قدمت نسخ قوالب اللغة inpri = الملاح oject لجعل كبش كتلة

هل هناك أي قيود في هذا الكبش timming كتلة أو انها مجرد مجموعة ريج.

الآن ينبغي أن أعطي البيانات وترقية addr في clk إيجابية الحافة
أو ينبغي ط ترقية addr في clk negedge وتعطي البيانات في posedge.

الذي هو الذهاب إلى العمل على نحو أفضل

 

[xtcx]

اعتقد timming أي قيود عدا القراءة أو الكتابة.قراءة عنوان المركز الأول ومن ثم تمكين \ write.So بقدر ما كنت الكبش كتلة ، فإن الناتج يكون دائما مغلق (من كتلة ذاكرة الوصول العشوائي عنوان نقطة).حتى إذا كنت أعطي عنوان جديد مع قراءة ممكنة ، فإنه تلقائيا المزالج أن معالجة البيانات.

 

[Guest]

[No message]

 

[darylz]

يمكنك الحصول على ورقة من المواصفات توقيت إف بي جي إيه. وكنت أفضل إطلاق العينة وعلى حواف نفسه.

 

[echo47]

ذكرتم مشروع المستكشف ، ولذا فإنني افترض أنك في اشارة الى الحديث Xilinx إف بي جي إيه.ذاكرة الوصول العشوائي للكتلة هو جهاز الودية متزامن يستخدم إيجابية حافة مدار الساعة.انها تتصرف مثل مجموعة كبيرة تسجل ، على الرغم من أن عقارب الساعة الى الناتج التأخير عادة أبطأ مما تتخبط شريحة.في معظم المشاريع التي لا يجب أن تقلق كثيرا عن كتلة ذاكرة الوصول العشوائي في تفاصيل التوقيت الدقيق ، ولكن إذا كنت في حاجة اليها راجع "تبديل خصائص" الفرع من إف بي جي إيه ورقة البيانات.

بعض FPGAs Xilinx تقديم ميزات خاصة كتلة ذاكرة الوصول العشوائي مثل تسجيل اختياري الانتاج الذي يحسن من ساعة الى الناتج تأخير.قراءة حول مختلف السمات المحددة الخاصة بك في إف بي جي إيه دليل المستخدم.