الرجاء مساعدتي في حل الخطأ -- simlation السلوكية ise9.1

[kalpana.aravind]

مرحبا جميع ،

أنا أستخدم بورصة اسطنبول 9.1i webpack الحرة وتحاول أن تفعل ISE8 تعليمي على ذلك.
بينما يؤدي محاكاة السلوك الحصول على الأخطاء التالية.
أنا أستخدم Xilinx محاكاة بورصة اسطنبول ، من فضلك إذا حاول أي شخص withthis قبل الرجاء مساعدتي لحل هذه المشكلة.

خطأ : HDLParsers : 3482 -- تعذر حل مثيل حدة ten_cnt فيريلوج العمل في وحدة / ساعة توقيت في أي مكتبة
خطأ : محاكي : 198 -- فشل عند التعامل مع تبعيات stopwatch_tb النمطية

نرحب بأي اقتراحات.
شكرا

 

[sheik_vb]

مرحبا ،

يمكنك البريد شفرة المصدر.

 

[Guest]

[No message]

 

[kalpana.aravind]

مرحبا ،

لقد نسخ رمز stopwatch.v هنا ، وكما قلت لا يمكن إرفاق الملف.
إذا ش العثور على أي تعديلات في هذا للأخطاء simulaion كما أسلفت يرجى تسليط الضوء على وجهها إلي.////////////////////////////////////////////////// //////////////////////////////
/ / الشركة : Xilinx
/ /
/ / إنشاء التاريخ : 10:05:26 01/31/05
/ / تصميم الاسم : التوقيتية
/ / اسم الوحدة : ساعة توقيت
/ / اسم المشروع : بورصة اسطنبول وفي العمق دروس
/ / الأجهزة الهدف : xc3s200 - 4ft256
/ / أداة النسخ : بورصة اسطنبول 7.1i
/ / الوصف :
/ /
/ / التبعيات :
/ /
/ / مراجعة :
/ / مراجعة 0.01 -- ملف ابتدعت
/ / تعليقات إضافية :
/ /
////////////////////////////////////////////////// //////////////////////////////
ساعة توقيت وحدة (STRTSTOP ، إعادة تعيين ، CLK ، SEG_A ، SEG_B ، SEG_C ، SEG_D ، SEG_E ،
SEG_F ، SEG_G ، SEG_DP ، وهو) ؛
مدخلات STRTSTOP ؛
إستعادة المدخلات ؛
CLK المدخلات ؛
الناتج SEG_A ؛
SEG_B الانتاج ؛
الناتج SEG_C ؛
الناتج SEG_D ؛
SEG_E الانتاج ؛
SEG_F الانتاج ؛
SEG_G الانتاج ؛
الناتج SEG_DP ؛
الإخراج [3:0] و/ * التوليف xc_loc = "E14 ، F14 ، G14 ، D14" * / ؛
/ / قدوة السمة والكونغرس e13 ، F14 ، G14 ، D14
/ / pragma السمة والكونغرس e13 ، F14 ، G14 ، D14
/ / التوليف سمة من الكونغرس ومن هو "e13 F14 g14 D14"

سلك [6:0] hundredthsout ، tenthsout ، onesout ، tensout ، minutesout ؛
سلك [3:0] hex2led_int1 ، hex2led_int2 ، hex2led_int3 ، hex2led_int4 ، hex2led_int5 ؛
سلك clk_262144k ، clk_int ، clk_100 ، clk_en_int ، rst_int ، مقفلة ، strtstop_debounced ؛
سلك time_cnt_ce ، ten_cnt_ce ، ten_cnt_thresh1 ، ten_cnt_thresh2 ؛

تعيين ten_cnt_ce = clk_en_int & ten_cnt_thresh1 ؛
تعيين time_cnt_ce = ten_cnt_thresh2 & ten_cnt_ce ؛

/ / ضع مثيل Coregen وحدة لten_cnt هنا
ten_cnt ten_cnt1 (
. clk (clk_100) ،
. م (clk_en_int) ،
. ainit (rst_int) ،
. thresh0 (ten_cnt_thresh1) ،
. ف (hex2led_int1)) ؛ / / باص [3 : 0]

ten_cnt ten_cnt2 (
. clk (clk_100) ،
. م (clk_en_int) ،
. ainit (rst_int) ،
. thresh0 (ten_cnt_thresh2) ،
. ف (hex2led_int2)) ؛ / / باص [3 : 0]/ / إدراج DCM1 مثيل هنا
dcm1 instance_name (
. CLKIN_IN (CLK) ،
. RST_IN (إعادة) ،
. CLKFX_OUT (clk_262144k) ،
. CLKIN_IBUFG_OUT () ،
. CLK0_OUT (clk_int) ،
. LOCKED_OUT (مقفلة)
(؛)

HEX2LED_1 hex2led (
. عرافة (hex2led_int1) ،
. الصمام (hundredthsout)) ؛

HEX2LED_2 hex2led (
. عرافة (hex2led_int2) ،
. الصمام (tenthsout)) ؛

HEX2LED_3 hex2led (
. عرافة (hex2led_int3) ،
. الصمام (onesout)) ؛

HEX2LED_4 hex2led (
. عرافة (hex2led_int4) ،
. الصمام (tensout)) ؛

HEX2LED_5 hex2led (
. عرافة (hex2led_int5) ،
. الصمام (minutesout)) ؛

DEBOUNCE_1 debounce (
. SIG_IN (STRTSTOP) ،
. CLK (clk_100) ،
. SIG_OUT (strtstop_debounced)) ؛

TIMECNT_1 time_cnt (
. CLK (clk_100) ،
. م (time_cnt_ce) ،
. CLR (rst_int) ،
. SEC_LSB (hex2led_int3) ،
. SEC_MSB (hex2led_int4) ،
. دقائق (hex2led_int5)) ؛

STATEMACH_1 statmach (
. CLK (clk_100) ،
. إعادة (إعادة) ،
. DCM_lock (مقفلة) ،
. strtstop (strtstop_debounced) ،
. clken (clk_en_int) ،
. rst (rst_int)) ؛

LEDCONTROL_1 led_control (
. CLK (clk_int) ،
. المئات ((hundredthsout ، 1'b1)) ،
. أعشار ((tenthsout ، 1'b1)) ،
. أحرص ((onesout ، 1'b0)) ،
. عشرات ((tensout ، 1'b1)) ،
. دقائق ((minutesout ، 1'b0)) ،
. وقال (وهو) ،
. SEVEN_SEG ((SEG_G ، SEG_F ، SEG_E ، SEG_D ، SEG_C ، SEG_B ، SEG_A ، SEG_DP))) ؛

CLKDIV262K_1 clk_div_262k (
. CLK (clk_262144k) ،
. DIV_262144 (clk_100)) ؛

endmodule------------------` 1ns مقياس / 1PS

////////////////////////////////////////////////// //////////////////////////////
/ / الشركة : Xilinx
/ / المهندس : Premduth Vidyanandan
/ /
/ / إنشاء التاريخ : 15:45:44 02/05/2005
/ / تصميم الاسم : ساعة توقيت
/ / اسم الوحدة : stopwatch_tb.v
/ / اسم المشروع : بورصة اسطنبول في العمق دروس
/ / الأجهزة الهدف : xc3s200 - 4ft256
/ / أداة النسخ : بورصة اسطنبول 7.1i
/ / الوصف :
/ /
/ / فيريلوج اختبار تركيبات التي أنشأتها بورصة اسطنبول للوحدة : ساعة توقيت
/ /
/ / التبعيات :
/ /
/ / مراجعة :
/ / مراجعة 0.01 -- ملف ابتدعت
/ / تعليقات إضافية :
/ /
////////////////////////////////////////////////// //////////////////////////////

stopwatch_tb النمطية ؛

/ / المدخلات
ريج STRTSTOP ؛
إستعادة حصوي ؛
ريج CLK ؛

/ / المخرجات
سلك SEG_A ؛
SEG_B سلك ؛
سلك SEG_C ؛
سلك SEG_D ؛
SEG_E سلك ؛
SEG_F سلك ؛
SEG_G سلك ؛
سلك SEG_DP ؛
سلك [3:0] و؛

/ / إنشاء مثيل الوحدة تحت الاختبار (UUT)
uut ساعة توقيت (
. STRTSTOP (STRTSTOP) ،
. إعادة (إعادة) ،
. CLK (CLK) ،
. SEG_A (SEG_A) ،
. SEG_B (SEG_B) ،
. SEG_C (SEG_C) ،
. SEG_D (SEG_D) ،
. SEG_E (SEG_E) ،
. SEG_F (SEG_F) ،
. SEG_G (SEG_G) ،
. SEG_DP (SEG_DP) ،
. وقال (وهو)
(؛)

الأولي تبدأ
/ / تهيئة المدخلات
STRTSTOP = 0 ؛
إستعادة = 1 ؛
CLK = 0 ؛

/ / انتظر 100 نانو ثانية لإعادة عالمية لإنهاء
# 100 ؛
نهاية
/ / إضافة التحفيز هنا
/ / تحديد ساعة
تبدأ دائما
# 10 CLK = ~ CLK ؛
نهاية

/ / المحفز لإستعادة وSTRTSTOP
الأولي تبدأ
# 150 إستعادة = 0 ؛
# 200 STRTSTOP = 1 ؛
# 3000 $ الانتهاء ؛
نهاية

endmodule

----------شكرا

 

[vlsi_whiz]

هذا الخطأ هو بسبب بورصة اسطنبول لا يمكن العثور على وحدات ش استخدمت في أعلى مستوى التصميم.تأكد من أن وحدات موجودة والمدرجة في المشروع
، وأيضا أن تطابق أسماء الوحدة النمطية.يجب حل هذا الخطأ.