N
neocool
Guest
لقد أنشأت هيئة اختبار باستخدام Xilinx işe البرمجيات متعددة الساعات وأدركت أنني في حاجة الى تغيير اعتماد علامة مختلفة على مدار الساعة.1.كيف نفعل ذلك دون أن نبدأ من الصفر (السل wizzard)؟
2.عندما خلق testbench متعددة الساعات ، ويطلب الدخول إلى işe اعتماد اشارات على الساعات ذات الصلة.ما هو الغرض؟أليس يكفي لاستخدام نظام واحد على مدار الساعة؟أفترض أن كل شيء آخر لمحاكاة كان ينبغي تحديدها بالفعل في اختبار VHDL المدونة الخاصة بك.
على سبيل المثال ، إذا كانت الساعة 40MHz ، وقليلا ساعة فقط 20MHz.أن هناك clk ، data_in ، data_out ، trigger_out ، bit_clk_in ، bit_clk_out.الإشارات التي يجب أن تقوم بها والتي تعتمد على مدار الساعة (clk وbit_clk_in) على افتراض أن data_out وbit_clk_out تأخرت عدة الساعات (متغيرة تبعا لنوع data_in)؟
تمنيات
2.عندما خلق testbench متعددة الساعات ، ويطلب الدخول إلى işe اعتماد اشارات على الساعات ذات الصلة.ما هو الغرض؟أليس يكفي لاستخدام نظام واحد على مدار الساعة؟أفترض أن كل شيء آخر لمحاكاة كان ينبغي تحديدها بالفعل في اختبار VHDL المدونة الخاصة بك.
على سبيل المثال ، إذا كانت الساعة 40MHz ، وقليلا ساعة فقط 20MHz.أن هناك clk ، data_in ، data_out ، trigger_out ، bit_clk_in ، bit_clk_out.الإشارات التي يجب أن تقوم بها والتي تعتمد على مدار الساعة (clk وbit_clk_in) على افتراض أن data_out وbit_clk_out تأخرت عدة الساعات (متغيرة تبعا لنوع data_in)؟
تمنيات