تصميم مكافحة مشكلة!

[hillten]

مرحبا!أنا Hillten.

أريد أن التصميم على مواجهة واسعة
، وأنها تتكون من عدادات صغيرة (مثل 4 بت).

ويمكنني استخدام اثنين من 4 بت مضادة ، وأول استخدام العداد ليالي تحمل إشارة لتمكين مكافحة المقبل.ولكن لماذا كانت الزيادة في ساعة القادمة.الرجاء مساعدتي ، شكرا!

هذه الوثيقة هي الموجي المحاكاة وشفرة المصدر.

 

[Guest]

آسف ، ولكن تحتاج إلى تسجيل الدخول لمشاهدة هذه الضميمة

 

[nand_gates]

توليد clk تحمل واحدة من قبل وسوف يحل المشكلة اور!
هنا مثال...
رمز :

وحدة مكافحة (

/ / المخرجات

العد ، قبرصي ،

/ / المدخلات

clk ، reset_n ، أون

(؛)

مدخلات clk ، reset_n ؛

مدخلات قصيرة ؛

الإخراج [7:0] العد ؛

قبرصي الانتاج ؛

count4 count4_0 (

/ / المخرجات

. العد (العد [3:0]) ،

. قبرصي (cy_int) ،

/ / المدخلات

. clk (clk) ،

. reset_n (reset_n) ،

. أون (1'b1)) ؛

count4 count4_1 (

/ / المخرجات

. العد (العد [7:4]) ،

. قبرصي (قبرصي) ،

/ / المدخلات

. clk (clk) ،

. reset_n (reset_n) ،

. أون (cy_int)) ؛

endmodule / / مكافحةوحدة count4 (

/ / المخرجات

العد ، قبرصي ،

/ / المدخلات

clk ، reset_n ، أون

(؛)

مدخلات clk ، reset_n ؛

مدخلات قصيرة ؛

الإخراج [3:0] العد ؛

قبرصي الانتاج ؛ريج [3:0] العد ؛

تعيين قبرصي = &count؛دائما @ (clk posedge أو reset_n negedge) يبدأ

إذا (! reset_n)

العد <= 0 ؛

أيضا

إذا كان (أون)

العد <= العد 1 ؛

نهاية

endmodule / / count4