تضمين الملف في فيريلوج

S

senddilu

Guest
بما في ذلك للملف في verlog ، كنت `تدرج في وحدة الاختبار.حتى هدفي
كان لدعوة من المهام التي تم تعريفها في ملف 'تشمل" task_def.v "
بينما compliling ، لقد حاولت جمع كل وحدة اختبار وtask_dev.v
Modelsim هو الإبلاغ عن الكثير من الأخطاء لمتغيرات تم تعريفها في الملفات.
كيفية التخلص من هذه المشكلة.؟
وبفضل -
Senddilu

 
فقط تجميع الملف الذي يتضمن الملفات المهمة على ما يرام

 

Welcome to EDABoard.com

Sponsor

Back
Top