تقليل دفع سحب الحالي

[lucky8]

Guyz

بحاجة لمساعدتكم.أريد أن خفض الحالية لالترانزستور العليا في دفع سحب الدائرة.كيف يمكنني تحقيق ذلك؟
لقد حاول وضع المقاوم الكبير قبل الترانزستور العليا ولكن في نهاية المطاف ، والمصدر الحالي (أي تيار يتدفق من سحب دفع) ستكون منخفضة للغاية.
هل هناك طريقة أخرى؟

 

[electronrancher]

من الدفع والجر ، كنت تعني pmos على رأس وnmos في القاع؟هذا لا يمكن أن يتم تشغيله في وضع خطي أو سيكون لديك الكثير من إطلاق النار الحالي على حد سواء على الرغم من المقاومة عند التغيرات هي في نفس الوقت.

إذا كنت ترغب بجعل افتتاحية أمبير ، أو أي شيء آخر يحتاج إلى إعطاء الإخراج من أرضي لVDD كنت في حاجة الى مرحلة الانتاج المختلفة.إذا كنت تريد حقا للسكك الحديدية إلى مرحلة الانتاج السكك الحديدية سوف تحتاج إلى استخدام فئة - أب الانتاج.هذا النوع من مرحلة الانتاج يدفع PMOS وNMOS بوابة تفاضلي لذلك ليس هناك تبادل لاطلاق النار الحالية
، ولكن على الرغم من انها ما زالت قادرة على طول الطريق المتأرجحة صعودا وهبوطا بينما كان يقود سيارته وهو عبء ثقيل.

لذلك -- هو بك الجهد الناتج التناظرية أو الرقمية؟

 

[birdiee470]

إذا كنت تريد كبيرة جدا الانتاج الحالي ، يجب أن يكون ش كبيرة الاستهلاك الحالي.

 

[lucky8]

"لذلك -- هو بك الجهد الناتج التناظرية أو الرقمية؟"- electronrancher

بلدي لانتاج التيار الكهربائي هو التناظرية وأنا صنع امبير المرجع

 

[birdiee470]

ش يمكن أن نطلب من طعام RSMDC لمزيد من التفاصيل.

 

[Guest]

[No message]

 

[VSMVDD]

فقط أقل هذا الجهد مراحل لجامع
كنت الشخص stupido

استخدام منظم
، ونوعا من ردود الفعل النشط / المحدد foldback