تنظيم الوقت

[verilog_always]

وحتى الآن ما قرأت وشاهدت فقط شكلت للبت في وقت تردد (يعقد مرة جدا ولكن ليس لدي فكرة عن ذلك) ، أو إنشاء الوقت انتهاكات............. ولكن اريد ان اعرف متى هل عقد vioaltions الوقت حيز picture.In قضية الانتهاكات التي قد تحدث؟ هل يستطيع أي شخص الحصول على بعض النقاط هنا................

 

[shockie]

قبضة الوقت هو مقدار الوقت الذي إدخال البيانات الإشارات التي ستعقد الساعة الماضية ارتفاع أو هبوط حافة الهاوية.من defination ،
يمكنك ان ترى يعقد مرة أساسا تقييد تأخير من التقلب المفاجىء.عقد انتهاك الوقت قد يحدث عندما يكون لديك منطق الجمع بين اثنين من التقلب المفاجىء.وحتى بعض ردود الفعل في الدوائر الخاصة بك المنطق.

 

[tronix]

مرحبا
واحدة فقط لضمان اجراء الوقت ليس violated.If انها انتهكت ثم الدائرة لن تعمل حتى في ذات التردد المنخفض جدا.

http://www.edaboard.com/viewtopic.php؟t=223434&highlight =tronix
الماضي الذي حرره tronix على 24 فبراير 2007 11:47 ؛ تحرير 1 مرة في المجموع

 

[aslijia]

إذا كان لديك أكثر من التقلب المفاجىء twe ذيل الذيل لربط معا ، قد يسبب انتهاكا للعقد الوقت.

 

[ankit12345]

إذا كانت مدخلات اشارة غير مستقر في الوقت الذي عقد..... ثم فرنك فرنسي يدخل metastability..... لماذا؟

 

[satyakumar]

مرحبا ،
في نافذة الإعداد منطق يقيم عند حافة تأتي الساعة ، لتقديم تقييم مدخلات البيانات مستقر ويجب أن تكون مستقرة بعد ساعة من الحافة.
Itz تقوم على تحميل أو تفريغ ومنطقية للجهود mosfets (الاحتياجات الأساسية الخلفية)

 

[vinod_g]

عندما تكون البيانات ليست مستقرة بعد ساعة لبعض الوقت
، ثم يعقد مرة يحدث من انتهاكات

 

[wice]

في العادة ، والسبب في عقد انتهاك حدث هو أن الزمن هو أكبر من أن تحرف مسار البيانات من التأخير.

 

[cnspy]

معظم الوقت في محاولة لاجراء عملية انتهاك واضح وعادل تضاف فاصلة لتأخير اشارة تغيير.

 

[muralinelavalli]

قبضة الوقت هو مقدار الوقت الذي إدخال البيانات الإشارات التي ستعقد الساعة الماضية ارتفاع أو هبوط حافة الهاوية.من defination ،