خطأ لمساعدة LPM رام synplify.

[cltong]

الخطأ هو :
@ هاء : CG165 : "هاء : \ فيريلوج \ جديدة \ cqpic100d \ PIC100D \ فيريلوج \ DATARAM.V" : 27:10:27:22 | defparam غير القانونية.معلمة LPM_WIDTHAD لا يمكن العثور عليه في وحدة lpm_ram_dq.

شفرة المصدر فيريلوج :

وحدة dataram (addr ، القراءة والكتابة ، clk ، datain ، dataout) ؛
مدخلات [8:0] addr ؛
قراءة المدخلات ؛
مدخلات الكتابة ؛
مدخلات clk ؛
مدخلات [7:0] datain ؛
الناتج [7:0] dataout ؛

lpm_ram_dq ش)
. البيانات (datain)
/ /. العنوان (addr) ، / / BANK3 التنفيذ الكامل - 0
. عنوان (addr [6:0]) ، / / BANK0 فقط
/ /. inclock (clk)
. outclock (clk)
ونحن (الكتابة)
. ف (dataout)
(؛)

/ / defparam u.LPM_WIDTHAD = 9 ؛ / / LPM_WIDTHAD (التنفيذ الكامل لBANK3 - 0)
defparam u.LPM_WIDTHAD = 7 ؛ / / LPM_WIDTHAD (BANK0 فقط)
defparam u.LPM_WIDTH = 8 ؛
defparam u.LPM_INDATA = "غير المسجلة" ؛
defparam u.LPM_ADDRESS_CONTROL = "غير المسجلة" ؛
defparam u.LPM_OUTDATA = "التسجيل" ؛

endmodule

 

[google]

[No message]

 

[jcchan]

يمكنك ان تجرب طريقة أخرى ،
على سبيل المثال يمكنك delcare "ريج [7:0] الفنزويلية [0:127]" ، وسوف synplify الآلي ليتم تجميع fpga رام الكلية من قبل الجهاز.