ردا على سؤال حول توقيت وحدة رقمية الجبرية!

G

Guest

Guest
<img src="http://images.elektroda.net/82_1158220766.JPG" border="0" alt="A question about digital module timing constraint!" title="ردا على سؤال حول توقيت وحدة رقمية الجبرية!"/>هنا هو تصوير من سينوبسيس العاصمة الوثيقة.
ولكنني في الحقيقة لا يمكن أن نفهم لماذا "دقيقة = min_path -- عقد".
دعونا نفكر في الحالة المثالية التي min_path تساوي الصفر.
في هذه الحالة ، فإن قيمة output_delay هو سلبي.
output_delay قيمة سلبية يعني أن البيانات غير متوفرة يمكن تغييره قبل ساعة حافة نشطة.ولكن كيف يمكن أن ذلك ممكن؟
لا أستطيع أن أفهم.الذي يمكن أن يفسر لي؟
شكرا جزيلا!
آسف ، ولكن تحتاج إلى تسجيل الدخول لمشاهدة هذه الضميمة

 
قيمة عقد (0.4) هي البيانات الجديدة المتاحة وقت بعد posedge من ساعة.

إذا هذه القيمة هي 0 ، ثم ميم الإخراج هو مجرد تأخير المسار دقيقة تأخير الخروج من الشريحة.
لذا فإن تأخير المسار الداخلي مقيدة داخل الشريحة - min_delay.

إذا كانت قيمة عقد أكبر من الصفر ، فإنه يتطلب أن تكون البيانات وينبغي أن تبقي مستقرة لوقت أطول ، وبالتالي فإن مسار دقيقة تأخير داخل الشريحة - min_delay عقد ، وبالتالي فإن التأخير الناتج دقيقة فقط -- ( - min_delay عقد) = min_delay - يمسك.هذا القيد هو أكثر صرامة من تلك القضية مع قيمة عقد 0.

 
آه ، أرى ، أرى.
آسف ، لقد أخطأت.
Output_delay هو الوقت اللازم من قبل ولكن ليس بعد ساعة حافة نشطة.
حتى السلبية output_delay القيمة بالضبط يعني ذلك الوقت عقد بعد حافة نشطة على مدار الساعة ، وعندما min_path وتساوي الصفر.
لذلك ، حلت المشكلة.الذين يمكن ان تقولوا لي كيفية حذف هذا المنصب؟

 

Welcome to EDABoard.com

Sponsor

Back
Top