G
Guest
Guest
مرحبا ،الآن في أيام لا بد لي من الحصول على التصميم القديم microprocesor المجلس للعمل.هذا التصميم تم القيام به مع componentes Militär ، ولكن الآن نحن نستخدم توازي / unes الصناعية.الجزئي هو 68000 عامل في 12 ميغاهيرتز وزيلوج هو الإصدار 8 ميغاهرتز.توقيت الاشارات زيلوج يبدو موافق (حقا لقد تغير لبنات قليلة لتحسين هذا).لكن لا بد لي من أن problen من وقت لآخر ، normaly بضعة أيام من العمل على تغيير continius زيلوج sudenly سرعة تكساس (انها تعمل فقط مع الميناء باء ، وغير متزامن أحادي الاتجاه ، يعني كما تكساس).لقد استخدم نسخة معدلة من برنامج الصغرى ولقد وجدت أن البايت العليا تكساس معدل تغير من 00h الى 20h
، بل وحتى إلى إعادة تعيين (أجهزة أو برمجيات) وreprograming من زيلوج أنها لا تقبل قيم جديدة في هذا السجل .لو كنت سويث قبالة نظام تشغيل جديد
، وانها لا تحتفظ العمل.ولكن بعد الانتظار وقتا ، ولدي اختبار درجة الحرارة ، وتفريغ مكثف ،....، والعمل مرة أخرى ، ولكن يجب الانتظار نحو 15 دقيقة.
أي فكرة؟؟؟؟؟لديك أي من كان لديك بعض مشابهة لهذه المشكلة مع زيلوج؟؟أشكركم جميعا لمساعدتكم
تبه
، بل وحتى إلى إعادة تعيين (أجهزة أو برمجيات) وreprograming من زيلوج أنها لا تقبل قيم جديدة في هذا السجل .لو كنت سويث قبالة نظام تشغيل جديد
، وانها لا تحتفظ العمل.ولكن بعد الانتظار وقتا ، ولدي اختبار درجة الحرارة ، وتفريغ مكثف ،....، والعمل مرة أخرى ، ولكن يجب الانتظار نحو 15 دقيقة.
أي فكرة؟؟؟؟؟لديك أي من كان لديك بعض مشابهة لهذه المشكلة مع زيلوج؟؟أشكركم جميعا لمساعدتكم
تبه