فيريلوج مقابل vhdl

[agnil155]

لماذا الآن فيريلوج حار من لغة vhdl؟
سمعت أصدقائي الذين يعملون في واجهة التصميم فهي تقول إن كل مشاريع فيريلوج فقط في اليوم؟فهي في ميدان "الملكية الفكرية النوى"

 

[samcheetah]

يرجى الاطلاع على الموضوع التالي ftopic98387.html

ستحصل على الإجابة!

 

[ikru26]

تجميع
VHDL.تصميم وحدات متعددة (كيان / العمارة زوجا) ، والتي تقع في نفس نظام الملفات ، ويمكن جمعها بشكل منفصل إذا رغبت.ومع ذلك ،
فمن الناحية العملية جيدة التصميم للحفاظ على تصميم كل وحدة في ملفات النظام نفسه في هذه الحالة منفصل التجميع لا ينبغي أن تكون هذه القضية.

فيريلوج.فيريلوج فإن اللغة لا تزال متأصلة في رأس التفسيرية واسطة.التجميع وسيلة لتسريع محاكاة ، ولكن لم يتغير الأصلي طبيعة اللغة.نتيجة يجب الحرص على حد سواء من أجل تجميع مدونة مكتوبة في ملف واحد وتجميع ترتيب ملفات متعددة.نتائج محاكاة يمكن أن تتغير بمجرد تغيير ترتيب التجميع.
أنواع البيانات
VHDL.وهناك العديد من المستخدمين أو اللغة أو أنواع بيانات محددة يمكن استخدامها.هذا قد ean م مخصص لتحويل وظائف وهناك حاجة لتحويل الأشياء من نوع لآخر.اختيار أنواع البيانات التي تستخدم بحكمة وينبغي النظر ، وخاصة المذكورة (المجرد) أنواع البيانات.وهذا سيجعل من الأسهل نماذج الكتابة ، القراءة وأوضح لتجنب تحويل المهام التي يمكن أن تشوش المدونة.VHDL قد يكون هو الأفضل لأنه يسمح للعديد من المستخدمين أو اللغة أو أنواع بيانات محددة لاستخدامها.

فيريلوج.مقارنة VHDL ، فيريلوج أنواع البيانات إعادة بسيطة جدا وسهلة الاستعمال وكثيرا نحو النمذجة أجهزة الهيكل بدلا من الأجهزة نماذج مجردة.خلافا VHDL ، وجميع أنواع البيانات المستخدمة في النموذج فيريلوج يحددها فيريلوج اللغة وليس من قبل المستخدم.هناك أنواع البيانات الصافي ،
على سبيل المثال الأسلاك ، وسجل نوع البيانات ودعا ريج.نموذج مع اشارة الذي هو نوع من أنواع البيانات الصافية المقابلة لها في الأسلاك الكهربائية ضمنا على غرار الدائرة.الأجسام ، التي هي إشارات من نوع ريج تحتفظ بقيمتها على مدى دورات محاكاة الدلتا
، وينبغي عدم الخلط بينه ونماذج من أجهزة التسجيل.قد يكون من المفضل فيريلوج بسبب انها البساطة.
تصميم وإعادة استعمال
VHDL.والإجراءات والمهام ويمكن وضعها في مجموعة حتى تكون قادرة على الاستفادة من أي وحدة التصميم والتي ترغب في استخدامها.

فيريلوج.لا يوجد مفهوم للحزم في فيريلوج.المهام والإجراءات المستخدمة في إطار نموذج يجب أن تحدد في وحدة.لجعل وظائف عامة وإجراءات الحصول عليها من مختلف وظائف وحدة التصريحات والإجراءات يجب أن توضع في نظام مستقل وتضمن الملف باستخدام `تشمل مجمع التوجيه.
أسهل للتعلم
بدءا من الصفر أي من المعرفة اللغوية ، فيريلوج ربما يكون أسهل على الفهم وفهم.هذا يفترض فيريلوج مجمع محاكاة للغة
، واللغة ليست PLI.إذا كانت هذه اللغات مدرجة يمكن النظر إلى لغتين إضافيتين التي يجب أن تعلم.VHDL قد يبدو لأول وأقل بديهية لاثنين من أهم أسباب.فهو ، أولا ، بقوة المطبوعة ؛ ميزة تجعله قويا وقويا لتقدم للمستخدم بعد أطول مرحلة التعلم.ثانيا ، هناك العديد من الطرق لنموذج نفس الدوائر ، وخاصة تلك الهياكل الهرمية كبيرة.
إلى الأمام والوراء الشرح
ألف العرضية من فيريلوج التأخير هو الصيغة الموحدة (قوات الدفاع الذاتى).هذه هي الصيغة المستخدمة للأغراض العامة لتحديد موعد في دائرة التأخير.شكل يتيح الربط بين ثنائي الاتجاه ، وأدوات تصميم الرقائق ، وإما محاكاة أو تجميع الأدوات ،
من أجل توفير أكثر دقة التوقيت التمثيل.قوات الدفاع الذاتى الشكل الآن في صناعة تكنولوجيا المعلومات في أنها قائمة بذاتها.
وتترتب على مستوى عال
VHDL.هناك المزيد من الميزات ويبني على مستوى عال في النمذجة VHDL مما يوجد في فيريلوج.أنواع البيانات المجردة يمكن استخدامها جنبا إلى جنب مع البيانات التالية :

* مجموعة نموذجية لإعادة استخدام البيانات ،

* التهيئة لتكوين بيانات تصميم الهيكل

* توليد البيانات تكرار لهيكل

* بيانات عامة عن نماذج العامة التي يمكن أن تتميز بشكل فردي ،
على سبيل المثال ، عرض بعض الشيء.

كل هذه اللغة البيانات مفيدة في synthesizable النماذج.

فيريلوج.باستثناء أن يتمكن parameterize نماذج وراء المعلم الثوابت ، وليس هناك ما يعادل رفيع المستوى VHDL نماذج البيانات في فيريلوج.
اللغة تمديدات
استخدام اللغة تمديدات ستتخذ نموذجا غير موحدة وعلى الأرجح لا المحمولة عبر تصميم أدوات أخرى.ولكن في بعض الأحيان أنها ضرورية لتحقيق النتائج المرجوة.

VHDL.

Has an attribute called 'foreign that allows architectures and subprograms to be modeled in another language. فيريلوج.لغة البرمجة واجهة (PLI) هي آلية التفاعل بين فيريلوج فيريلوج نماذج وأدوات البرمجيات.على سبيل المثال ، المصمم ، أو على الأرجح ، فيريلوج أداة للبائع ، ويمكن للمستخدم أن يحدد مهام أو وظائف محددة في لغة البرمجة جيم ، ثم الدعوة إليها من مصدر فيريلوج الوصف.استخدام مثل هذه المهام أو الوظائف فيريلوج تقديم نموذج غير قياسي
، وذلك قد لا تكون قابلة للاستعمال من قبل فيريلوج غيرها من الأدوات.استخدامها لا ينصح.
المكتبات
VHDL.وهناك مكتبة ومخزن لتجميع الكيانات المعمارية ، والحزم والتشكيلات.من المفيد لإدارة العديد من مشاريع التصميم.

فيريلوج.لا يوجد مفهوم للمكتبة في فيريلوج.ويرجع هذا إلى أن أصول النحو تفسيري اللغة.
انخفاض مستوى التركيبات
VHDL.بسيطة ومنطقية لتشغيل اثنين من المدخلات هي في صلب اللغة ، وهي : لا ، و، أو ناندو والنرويج ، XOR وXNOR.أي توقيت محدد ويجب أن تستخدم بشكل منفصل بعد شرط.وتترتب على تعريف منفصل تحت الحيوية يجب أن تكون اللغة المستخدمة لتحديد الخلايا البدائيون من آسيك وFPGA المكتبات.

فيريلوج.فإن اللغة فيريلوج كان وضعها مع البوابة مستوى النمذجة في الاعتبار ، وذلك جيد جدا وقد ليبني نماذج على هذا المستوى
، ووضع نماذج لالخلية البدائيون من آسيك وFPGA المكتبات.ومن الأمثلة المحددة البدائي المستخدم ق (UDP) ، والحقيقة
، وتحديد جداول عرقلة لتحديد توقيت التأخير عبر وحدة.
إدارة التصاميم الكبيرة
VHDL.التكوين ، وتوليد ، عامة ومجموعة المساعدة في إدارة جميع البيانات وتصميم الهياكل الكبيرة.

فيريلوج.لا توجد بيانات فيريلوج الكبيرة التي تساعد على إدارة التصاميم.
مشغلي
غالبية المتعهدين هي نفسها بين لغتين.فيريلوج ديها أحادي مفيدة للغاية للحد من الشركات التي ليست في VHDL.وقال بيان حلقة يمكن استخدامها في VHDL لأداء نفس العملية بانها فيريلوج أحادي الحد من المشغل.VHDL قامت وزارة الدفاع ان المشغل لا يوجد في فيريلوج.
نماذج Parameterizable
VHDL.ألف بت عرض نموذج محدد يمكن من عام instantiated ن بت باستخدام نموذج عام.نموذج العامة لن إلى أن يتم تجميع وinstantiated قيمة العامة.

فيريلوج.عرض نموذج محدد يمكن من عام instantiated ن بت باستخدام نموذج اكثر من قيم البارامترات.العامة لا بد أن يكون النموذج الافتراضي قيمة محددة.وهذا يعني أمرين.في حالة عدم وجود اكثر من القيمة المحددة ، فإنه لا يزال توليف ، ولكن سوف تستخدم قيمة محددة بشكل افتراضي.كما لا بد من instantiated مع اكثر من قيمة معينة ، قبل ان توليف.
والإجراءات والمهام
VHDL تسمح إجراءات متزامنة تدعو ؛ فيريلوج لا يسمح المتزامنة المهمة المكالمات.
قراءة
هذا هو مسألة أسلوب الترميز والخبرة من السمات اللغوية.VHDL هي موجزة ومطنب اللغة ؛ جذورها تستند آدا.فيريلوج اشبه جيم لانها تقوم ببناء ما يقرب من 50 ٪ على 50 ٪ وجيم على آدا.لهذا السبب وجود جيم مبرمج قد تفضل فيريلوج اكثر VHDL.مبرمج على الرغم من وجود كل من جيم وأدا قد تجد مزيج يبني نوعا ما في البداية.مهما كان ما يعتقد انه كوليسترول يستخدم عند كتابة أو قراءة ما يعتقد انه كوليسترول وهو نموذج يتم توليفها من المهم التفكير في الأجهزة القصد.
الهيكلية التكرار
VHDL.فإن البيان الذي يعيد توليد عدد من الحالات من نفس التصميم أو بعض الوحدات الفرعية جزءا من التصميم ، ويربط ذلك على النحو المناسب.

فيريلوج.ليست هناك معادلة لتوليد في بيان فيريلوج.
تستفيد من التجارب
مصممين يقضون حوالي 50 ٪ من وقتهم في كتابة synthesizable نماذج أخرى والكتابة 50 ٪ اختبار للتحقق من تسخير synthesizable نماذج.تستفيد من التجارب لا تقتصر على synthesizable فرعية
، وكذلك حرية استخدام الإمكانات الكاملة لهذه اللغة.وقد VHDL بيانات التهيئة العامة والتي هي مفيدة في اختبار يسخر ، التي ليست موجودة في فيريلوج.
الإسهاب
VHDL.لأن VHDL هي بقوة نماذج مطبوعة بلغة مشفرة ويجب أن يعرف على وجه الدقة ومطابقة مع أنواع البيانات.هذا يمكن أن يعتبر ميزة أو الحرمان.ومع ذلك ، يعني في كثير من الأحيان أكثر النماذج مسهب ، ومدونة في كثير من الأحيان وقتا أطول مما كان الامر فيريلوج يعادلها.

فيريلوج.الاشارات التي تمثل وجوه مختلفة بت عرض قد يكون لبعضها البعض.تمثل إشارة إلى عدد أقل من بت تلقائيا مبطن إلى أنه من بين عدد أكبر من معاهدات الاستثمار الثنائية ، ومستقلة عن ما إذا كان من المحال
، إشارة أم لا.غير المستخدمة بت سيتم تلقائيا الأمثل بعيدا خلال عملية التجميع.ويتميز هذا النموذج لا تحتاج الى ذلك واضح تماما كما هو الحال في VHDL ، ولكن هل يعني نماذج أخطاء غير مقصودة لا يحددها المحلل.

 

[yakinlu]

http://www.angelfire.com/in/rajesh52/verilogvhdl.html
قد يكون مفيدا لك

 

[gliss]

... وهذا الموضوع قد قطعت أكثر من ذلك مرات عديدة.

 

[lzh08]

سيد واحد ، ومعرفة الآخرين ، طيب!

 

[goalied00d]

لقد بدأت في اتخاذ نظرة على كل من لغات قبل بضعة أيام فقط منذ أن أمر fpga ديف متنها.ويبدو أن كلا من لغات من السهل فهم منذ لدي خبرة في البرمجة ج .ويبدو فيريلوج جيم تشبه الى حد بعيد حتى الآن
، وربما حتى أنا نعلم أن.

VHDL مازالت السهل أن نفهم ما سوف يحصل في أساسيات بعد شهور قليلة من فيريلوج.