كيفية حماية bitstream في Xilinx / @ ltera FPGA؟

[clifftsai]

مرحبا ،

Actel بعض الصمامات وقاعدة FPGA فلاش يمكن أن تحمي bitstream الوقود النووي المشع FPGA الجهاز.
هل Xilinx @ ltera أو وظيفة مماثلة لها أو الأجهزة؟

 

[tlp71@hotmail.com]

VirtexII لها ميزة لتشفير bitstream مع ثلاثي ديس الخوارزمية.لاستخدام هذه الميزة تحتاج الى بطارية احتياطية للمحافظة على المفاتيح الخاصة بك في الجهاز FPGA عندما VCC shotdown.
جانبي

 

[Guest]

http://www.free-ip.com/copyprotection.html

 

[Guest]

Xilinx الأجهزة الأخرى لا تملك ميزة لتشفير bitstream

 

[arena_yang]

وعادة ، وإذا كان لنا أن استخدام CPLD / EPLD ،
يمكننا التأكد من تشفير بعض الشيء في مجال تطوير البرمجيات ،

FPGA نفسها ولكن لا يمكن حمايتها نظرا للبنية SRAM.

لدي طريقة لحماية FPGA تصميم : يمكنك تصميم PRBS المولد في CPLD و FPGA ، CPLD بمثابة التهيئة لmicroprossor فإن FPGA ، وكما يفك رموز شفرة البذور عندما FPGA تشكيلة كاملة.

في FPGA ، إذا البذور ليست مساوية لPRBS تولد في FPGA ، FPGA سيبقون في إعادة الدولة.حتى نتمكن من حماية وتصميم على أساس FPGA.

 

[my_garden]

وأنا أتفق Arena_yang.
يمكنك استخدام أحد CPLD لتشفير مصدر في FPGA.يمكنك تصميم واحد رئيسي في CPLD ، أو جزءا واحدا من المنطق في CPLD.

 

[tlp71@hotmail.com]

إذا كنت تستخدم لتقديم cpld دعامات سايفر فك الترميز لديك everithing صافية حيث bitstream هو القراءة.
لو حماية السابع ، أو antifuse FPGA أسيك.

 

[allegro]

سمعت أن شخصا ما يمكن قراءة دعم decrypte CPLD.So يبدو أنه لا توجد وسيلة لحماية مصالحنا وتصميم.

 

[zape]

أحد الحلول الممكنة ، صالحة فقط إذا كنت انخفاض إنتاج عدد من الوحدات ، وتقوم على استخدام DS2401 (سيليكون الرقم المتسلسل من دالاس).FPGA الخاص بك يصبح هذا الجهاز وفحص لعدد صحيح (حتى ستحتاج bitstream التكوين واحد لكل FPGA).

ألف Xilinx تطبيق المذكرة المرفقة.
عذرا ، لكنك في حاجة إلى تسجيل الدخول لمشاهدة هذه الضميمة

 

[YUV]

التشفير...الحل...
جميع أنواع أجهزة الحماية الحاجة الاضافية.<img src="http://www.edaboard.com/images/smiles/icon_idea.gif" alt="فكرة" border="0" />

لقد بساطة القرار ، الذي لا يحتاج إلى معدات.هل سبق أن حصلت عليه!ان مجلس تنسيق البرنامج الخاص بك.عليك أن تضع بعض الروابط على طبقة داخلية.التصميم الخاص بك ويمكن استخدام سوى 2 دبابيس (& بها) لاختبار الكلور الأسلاك.إذا كان من الخطأ ،

<img src="http://www.edaboard.com/images/smiles/icon_mad.gif" alt="مجنون" border="0" />

.
وأنا أتفق بسيطة الكلور لا تستطيع حماية بكفاءة.ولكن هل فعلا في حاجة الى حماية لمشروع بسيط

<img src="http://www.edaboard.com/images/smiles/icon_question.gif" alt="السؤال" border="0" />لتصميم المجمع تستخدموا وثنائي الفينيل متعدد الكلور متعدد الطبقات (يمكن) FPGA في BGA صفقة.حماية الأسلاك سوف تتفوق

<img src="http://www.edaboard.com/images/smiles/icon_exclaim.gif" alt="تعجب" border="0" />ثنائي الفينيل متعدد الكلور ومن السمات الرئيسية للتصميم<img src="http://www.edaboard.com/images/smiles/icon_razz.gif" alt="إشجب" border="0" />

 

[dainis]

zape كتب :

أحد الحلول الممكنة ، صالحة فقط إذا كنت انخفاض إنتاج عدد من الوحدات ، وتقوم على استخدام DS2401 (سيليكون الرقم المتسلسل من دالاس).
FPGA الخاص بك يصبح هذا الجهاز وفحص لعدد صحيح (حتى ستحتاج bitstream التكوين واحد لكل FPGA).ألف Xilinx تطبيق المذكرة المرفقة.

 

[Regnum]

فإن تشفير FPGA bitstream خارجيا لا جدوى...على أي حال فقد عينة منه في التشكيل FPGA الدبابيس.
وضع قطعة صغيرة ولكن حيوية للرمز الى CPLD العاملة الرخيصة لمصالح الرئيسية FPGA.

 

[alixedi]

وقد صدر Xilinx بت القياسية لbitstreams أي.فإن bitsream ولا رجعة عنه للحصول على أي فكرة للمنطق.ولكن هذا لا حماية ضد الطائش الهندسة العكسية من خلال تحميل bitstream من حفلة موسيقية التكوين وتوظيف الهندسة العكسية تكرار ما تبقى من ثنائي الفينيل متعدد الكلور.لمعالجة هذه المشكلة ، تحتاج إلى أي أجهزة إضافية التشفير منطق بعض انواع لحماية التصميم.