M
Msakhy
Guest
أنا أحاول أن تصميم الدوائر مانشستر التشفير باستخدام سجل تحولا بيزو وبوابة XOR.أنا واجهت مشاكل الزوجين.
: I need to synchronize the shift register output with the clock (clocking it) ie I need to delay the clock (running at 100 kHz) by td (the IC s time delay) which about 16ns.
1. التوقيت
: أنا بحاجة إلى تزامن هذا التحول مع سجل الانتاج على مدار الساعة (قطع مسافة السباق في ذلك) أي انا بحاجة الى تأخير عقارب الساعة (على التوالي في 100 كيلو هرتز) من الدفتيريا (لجنة الاستثمار ليالي تأخير الوقت) الذي حول 16ns.
: I need to eliminate the edges caused by the simultaneous switching of logic states of the gate (XOR) inputs (ie NRZ/binary data and clock signal respectively)
2. حواف متعددة
: أنا بحاجة للقضاء على الحواف الناجمة عن التحول المتزامن للدول منطق بوابة (XOR) المدخلات (أي NRZ / البيانات الثنائية وعقارب الساعة إشارة على التوالي)
مساعدة في هذا الصدد ستلقى تقديرا عاليا.تصميم بديل هو نرحب أيضا!
البريد الالكتروني لي في : khumalosn (في) webmail.co.za
: I need to synchronize the shift register output with the clock (clocking it) ie I need to delay the clock (running at 100 kHz) by td (the IC s time delay) which about 16ns.
1. التوقيت
: أنا بحاجة إلى تزامن هذا التحول مع سجل الانتاج على مدار الساعة (قطع مسافة السباق في ذلك) أي انا بحاجة الى تأخير عقارب الساعة (على التوالي في 100 كيلو هرتز) من الدفتيريا (لجنة الاستثمار ليالي تأخير الوقت) الذي حول 16ns.
: I need to eliminate the edges caused by the simultaneous switching of logic states of the gate (XOR) inputs (ie NRZ/binary data and clock signal respectively)
2. حواف متعددة
: أنا بحاجة للقضاء على الحواف الناجمة عن التحول المتزامن للدول منطق بوابة (XOR) المدخلات (أي NRZ / البيانات الثنائية وعقارب الساعة إشارة على التوالي)
مساعدة في هذا الصدد ستلقى تقديرا عاليا.تصميم بديل هو نرحب أيضا!
البريد الالكتروني لي في : khumalosn (في) webmail.co.za