ما هو التلوث التأخير في الدوائر الرقمية؟

V

vlsi_whiz

Guest
in digital circuits.

جميع من هم على دراية Propogation التأخير
في الدوائر الرقمية.and how does it occur?

ولكن ما هو تأخير التلوث

وكيف تحدث؟أي أفكار؟

لا تلوث تأخير أيضا تلعب دورا في هذا التأخير من مجموع الدوائر؟

 
التأخير التلوث هو الحد الأدنى من الزمن بدءا من عند الإدخال إلى بوابة المنطق تصبح مستقرة وصحيحة في الوقت الذي الإخراج من باب المنطق أن تبدأ في التغير.مجموع التأخير التلوث ومقدار الوقت الذي يستغرقه لإخراج البوابة المنطق لتصبح مستقرة وصالحة هو تأخير نشر
عند تصميم الدارات ، غالبا ما يكون من المرغوب فيه زيادة تأخير تلوث للاقتراب من تأخير نشر أكبر قدر ممكن ، بينما لا تزيد هذه الأخيرة (على سبيل المثال عن طريق ضمان أن تكون جميع المسارات الممكنة متساوون طول).بذلك يضمن أن البيانات السابقة صحيحة ومستقرة فى الانتاج لفترة أطول ، في حين لا تأخير نشر البيانات الجديدة سارية المفعول حتى أكثر من ذلك.

 

Welcome to EDABoard.com

Sponsor

Back
Top