مساعدتي استخدام DLL في sparatnII

Z

Zerox100

Guest
مرحبا يا أصدقائي ،
أريد استخدام dll في بلدي التصميم.يمكنني القيام بذلك يدويا بعد المكان والطريق ، ولكن اريد ان افعل ذلك قبل placeand الطريق.أي شخص يمكن أن تساعدني؟

 
انظروا : XAPP174 ، XAPP132.
والنظر في ما يعتقد انه كوليسترول استخدام تصميم النماذج والأمثلة.
أو تحدد هذه المسألة.

 
وأود أن تحدد لişe استخدام DLL بلادي على مدار الساعة في الطريق عندما اكتب الرمز
/ ار تى ال
/
 
المثال أ ار تي ال الخاصة بك في DLL التصميم.بعد ذلك الحين ، işe يمكن التعامل معها.DLL هو من الموارد الخاصة.لا يمكن أن يولدها synthesizor.استخدام DLL باعتبارها المثال في ار تي ال الخاصة بك
، ولا ننسى مجموعة systhesis عزو "dont_tuch".تطبيق DLL المثال يقوم به ما يعتقد انه كوليسترول xilinx الختامية التي يقدمها.

 
edavio كتب :

المثال أ ار تي ال الخاصة بك في DLL التصميم.
بعد ذلك الحين ، işe يمكن التعامل معها.
DLL هو من الموارد الخاصة.
لا يمكن أن يولدها synthesizor.
استخدام DLL باعتبارها المثال في ار تي ال الخاصة بك ، ولا ننسى مجموعة systhesis عزو "dont_tuch".
تطبيق DLL المثال يقوم به ما يعتقد انه كوليسترول xilinx الختامية التي يقدمها.
 
على سبيل المثال :
انظروا : اللغة القوالب --> VHDL --> العنصر التجسيد -->
--> ساعة DLL) في XILINX işe)
أو الحصول عليها... (المباشر & لصق نسخة من "نموذج اللغة"

<img src="http://www.edaboard.com/images/smiles/icon_smile.gif" alt="ابتسامة" border="0" />

(-- Virtex CLKDLL التجسيد
-- انظر XAPP 132 لمزيد من الأمثلة
-- استخدام "CLK" يا ساعة اشارة الداخلية

-- CLKIN_P ، RST : في std_logic ؛
-- تخوض : أصل std_logic

يضاف ما يلي --** بين 'هيكل'
و--- 'بدء' الكلمات الرئيسية **

إشارة CLKIN ، CLK ، CLK0 : std_logic ؛

العنصر CLKDLL
الميناء (CLKIN ، CLKFB ، RST : في STD_LOGIC ؛
CLK0 ، CLK90 ، CLK180 ، CLK270 ، CLK2X ، CLKDV أغلقوا : من أصل std_logic) ؛
نهاية العنصر ؛

العنصر IBUFG
الميناء) الأول : في STD_LOGIC ؛ سين : من أصل std_logic) ؛
نهاية العنصر ؛

العنصر BUFG
الميناء) الأول : في STD_LOGIC ؛ سين : من أصل std_logic) ؛
نهاية العنصر ؛

--** تضاف الجملة التالية بعد 'بدء' الكلمة الرئيسية **
U1 : IBUFG خريطة الميناء (الأول => CLKIN_P يا => CLKIN) ؛

U2 : CLKDLL خريطة الميناء (CLKIN => CLKIN ، CLKFB => CLK ، RST => RST ،
CLK0 => CLK0 أغلقوا => مغلق) ؛

U3 : BUFG خريطة الميناء (الأول => CLK0 يا => CLK) ؛

************************************************** ***
Synplify لاستخدام السمة syn_black_box لكل عنصر.
syntez أخرى لبرنامج البحث وثائق...

 
اتبع ما دبور.وبخلاف ذلك يمكنك الساعة لي.

 

Welcome to EDABoard.com

Sponsor

Back
Top