8bit كامل مخصص الذاكرة تصميم

[Guest]

قبل وضع تصميم الذاكرة 512K ، لدي مشكلة أثناء التصميم 8bit الذاكرة.
وأنا أفعل تخطيط مع الإيقاع الموهوب.كنت قد فعلت تخطيط 1bit الخلية الأولى.وأدلى 2bit الخلية مع 2 مثيل 1bit الخلية ، 4bitcell مع 2 2bitcell و8bitcell مع 2 4bitcell.
أخيرا ، والقيام [لفس مع العيار (التسلسل) ، وكان لي مشكلة.ذلك هو أن بعض الترانزستور في 1bitcell هو disapeared وانتقل الى 8bitcell (عرض أعلى).
هل هناك أي سبب الترانزستور في المستوى السفلي للانتقال إلى مستوى أعلى الهرم؟

والتسلسل الهرمي في التصميم أمر طيب لتتقاطع بين اثنين مثلا؟

 

[Guest]

[No message]

 

[YESH_23]

عيار ليس الكفاءة في حين تبين أن هذه الأخطاء.

كان كفؤا في اصطياد الاخطاء

على سبيل المثال إذا ش قصيرة اشارة الى vdd سوف تظهر وجود خطأ في شبكات متصلة vdd مخطئون

فإنه لن تظهر صافي قلل لكن ltself vdd ك خطأ

اعتقد انها حصلت على ش

حتى تحقق اور عبر تخطيط دقيقوأضاف بعد 3 دقائق :بينما رسم تخطيطات لخلايا الذاكرة وجميع هذه أفضل باستخدام الحادي عشر virtuso

bcz وتخطيطي مدفوعة تخطيط المحرر الذي يبسط من وظيفة

غير أن virtuso لا ينبغي أن تستخدم

يعتمد.....