A
amburose
Guest
لدي مشكلة وأنا عندما intialize قيمة الكيان في الجزء...
التوليف والمحاكاة على حق... ولكن في الوقت الحقيقي وصلت إلى نتيجة مختلفة عن المحاكاة...
مكتبة IEEE ؛
استخدام IEEE.STD_LOGIC_1164.ALL ؛
استخدام IEEE.STD_LOGIC_ARITH.ALL ؛
استخدام IEEE.STD_LOGIC_UNSIGNED.ALL ؛هو كيان آخر
الميناء (أ) : في std_logic_vector (31 downto 0) : = س "FE3A3AB2" ؛
ك : في std_logic_vector (31 downto 0) : = س "00112233" ؛
clk : في std_logic ؛
rst : في std_logic ؛
س : في std_logic_vector (1 downto 0) ؛
د : std_logic_vector من أصل (7 downto 0)) ؛
نهاية الماضي ؛
البنية السلوكية الماضي هو
ج إشارة ، D1 : std_logic_vector (31 downto 0) : = س "00000000" ؛
اشارة : integer النطاق 0 إلى 255) : = 0 ؛
إشارة én : std_logic ؛
يبدأ
عملية (أ ، ك ، ج ، D1 ، clk ، rst)
يبدأ
إذا كان (rst = '0')
، ثم
د <= س "00" ؛
én <= '0' ؛
elsif (clk = '1' وclk'event) ثم
D1 <= لا (أ xnor ك) ؛
ج (31) <= D1 (31) ؛
loop1 : لط downto 0 في 30 حلقة
ج (ط) <= ج ( 1) xor D1 (ط) ؛
في نهاية الحلقة loop1 ؛
هو الحال ف
عند "00" => د <= ج (31 downto 24) ؛
عند "01" => د <= ج (23 downto 16) ؛
عند "10" => د <= ج (15 downto 8) ؛
عند "11" => د <= ج (7 downto 0) ؛
عند الآخرين => د <= س "00" ؛
نهاية القضية ؛
إذا كانت الغاية ؛في نهاية هذه العملية ؛نهاية السلوكية ؛
في نفس الطريقة التي وضعت داخل الهيكل قيمة.. حصلت على نتيجة مثالية
أي...
D1 <= لا (س "FE3A3AB2" xnor س "00112233") ؛ بدلا من D1 <= لا (أ xnor ك) ؛الدردشة باستخدام xilinx المشروع 6.3i الملاح...
هل هو مشكلة البرمجيات أو........ ماذا.....
plz العاجلة....
الشكر مرة أخرى نسمع من u....
التوليف والمحاكاة على حق... ولكن في الوقت الحقيقي وصلت إلى نتيجة مختلفة عن المحاكاة...
مكتبة IEEE ؛
استخدام IEEE.STD_LOGIC_1164.ALL ؛
استخدام IEEE.STD_LOGIC_ARITH.ALL ؛
استخدام IEEE.STD_LOGIC_UNSIGNED.ALL ؛هو كيان آخر
الميناء (أ) : في std_logic_vector (31 downto 0) : = س "FE3A3AB2" ؛
ك : في std_logic_vector (31 downto 0) : = س "00112233" ؛
clk : في std_logic ؛
rst : في std_logic ؛
س : في std_logic_vector (1 downto 0) ؛
د : std_logic_vector من أصل (7 downto 0)) ؛
نهاية الماضي ؛
البنية السلوكية الماضي هو
ج إشارة ، D1 : std_logic_vector (31 downto 0) : = س "00000000" ؛
اشارة : integer النطاق 0 إلى 255) : = 0 ؛
إشارة én : std_logic ؛
يبدأ
عملية (أ ، ك ، ج ، D1 ، clk ، rst)
يبدأ
إذا كان (rst = '0')
، ثم
د <= س "00" ؛
én <= '0' ؛
elsif (clk = '1' وclk'event) ثم
D1 <= لا (أ xnor ك) ؛
ج (31) <= D1 (31) ؛
loop1 : لط downto 0 في 30 حلقة
ج (ط) <= ج ( 1) xor D1 (ط) ؛
في نهاية الحلقة loop1 ؛
هو الحال ف
عند "00" => د <= ج (31 downto 24) ؛
عند "01" => د <= ج (23 downto 16) ؛
عند "10" => د <= ج (15 downto 8) ؛
عند "11" => د <= ج (7 downto 0) ؛
عند الآخرين => د <= س "00" ؛
نهاية القضية ؛
إذا كانت الغاية ؛في نهاية هذه العملية ؛نهاية السلوكية ؛
في نفس الطريقة التي وضعت داخل الهيكل قيمة.. حصلت على نتيجة مثالية
أي...
D1 <= لا (س "FE3A3AB2" xnor س "00112233") ؛ بدلا من D1 <= لا (أ xnor ك) ؛الدردشة باستخدام xilinx المشروع 6.3i الملاح...
هل هو مشكلة البرمجيات أو........ ماذا.....
plz العاجلة....
الشكر مرة أخرى نسمع من u....