PLL الأساسيات

[elecomm]

مرحبا جميعا ،
أردت أن أسأل عن PLL ، وتشغيله.قرأت عنه بعض المقالات والبحوث ولكن ما زلت غير قادر على فهم كيف الأقفال أيضا.. ما هو fuction من ((نون) في عرقلة ردود الفعل... هل يمكن أن يفسر لي أو إرسال أو الروابط الجيدة التي تحتوي على كتب التفسير. .
thnx

 

[google]

[No message]

 

[Guest]

الكتلة هو تردد المفرق على سبيل المثال ع = 10 من ردود فعل وسائل frequncy إشارة عشر frequncy الناتج إشارة.
كما يمكنك استخدام كارلسون كتاب اسمه "نظم الاتصالات".

 

[rkodaira]

مرحبا!

وهناك مرحلة الحلقة المقفلة دائرة تستخدم لتجميع الترددات من القطع التالية : إشارة المولد ، المرحلة للمقارنة ، فلتر المنخفضة ، والتي يسيطر عليها التيار الكهربائي مذبذب ودائرة التغذية الاسترجاعية (مع أو بدون ferquency المفرق).

في التفسير بسيط جدا ، PLL يعمل عن طريق تغيير الجهد المطبق على VCO الذي سيولد اشارة تردد متناسبة مع هذا الجهد.هذه اشارة نابعة من VCO هو feedbacked الى مرحلة كاشف ، والذي يقارن بين مرحلة (وتردد) من كل من : إشارة المتولد VCO وإشارة قادمة من المراجع المولدات.إذا كان كل اشارة في المرحلة و / أو نفس التردد ، ومرحلة كشف سوف الناتج مربع موجة اشارة الذي وافق عليه المنخفضة فلتر ، أن يحول إلى إشارة الجهد المتوسط (منتصف السيطرة الجهد) تنطبق على VCO.عندما يحدث ذلك ، نقول PLL تخوض في إشارة تردد.إذا VCO النواتج اشارة أدنى تردد من المرجعية ، وذلك للكشف عن المرحلة التي وانخفاض الانتاج وسوف يمر ترشيح أحد السيطرة على العاصمة الجهد العالي ، وذلك لزيادة الانتاج VCO تردد ، وتغير تدريجيا حتى الإشارة تردد.العكس هو الصحيح ، إذا VCO نواتج أعلى بكثير من وتيرة الإشارات المرجعية ، ومرحلة كشف وانخفاض الانتاج وسوف تمر فلتر أقل سيطرة على العاصمة الجهد ، وذلك خفض الانتاج VCO تردد ، حتى أقفال مجددا الى المطلوب تردد.

حتى تخيل أن لديك 20MHz الكريستال مذبذب كمرجع المولد ، ولكنك في حاجة إلى 80MHz اشارة VCO في الانتاج.يمكنك استخدام PLL مضاعفة وتوليف هذا التردد العالي.ثم تقسيم VCO الانتاج (4) / ن الكتلة) ، وإشارة إلى أن مقارنة مع الإشارة إشارة الى 20MHz لقفل PLL ، ولكن VCO سوف تولد في الواقع 4x اشارة تردد./ ن يحدد كتلة مضاعف إشارة مرجعية ، وذلك لاستخدامها في VCO الانتاج.

 

[elecomm]

thanx الكثير ، وأعتقد أنني حصلت عليها.
ولكن مرة أخرى عن ((نون) كتلة يمكنني تقسيم اشارة تردد قبل 2 ، 4،8.... باستخدام متخاذلا يتخبط فقط عندما يكون مربع موجة... وسوف تحد من هذه المواصفات أو من أي وجود PLL حل آخر؟ qnd سيكون س / ع من VCO فقط مربع wve أو شرط لا يمكن أن تكون الموجة؟

 

[h_ghanei]

PLL يستخدم VCO (التي يسيطر عليها التيار الكهربائي oscilator) ، وقائمة بيم فورتين (فلتر المنخفضة) ، وشعبة المشتريات (المرحلة كاشف) ومدخلات الانتاج التالي (وfrquency تساوي أو و (و) ن ، و هو تواتر إشارة المدخلات (
والميزة الرئيسية لتخفيض الضوضاء والسعة للإشارة.

 

[jawadasheikh]

الاشارة التي تولدها VCO وإشارة قادمة من المراجع المولدات.إذا كان كل اشارة في المرحلة و / أو نفس التردد ، ومرحلة كشف سوف الناتج مربع موجة اشارة الذي وافق عليه المنخفضة فلتر ، أن يحول إلى إشارة الجهد المتوسط (منتصف السيطرة الجهد) تنطبق على VCO.عندما يحدث ذلك ، نقول PLL تخوض في إشارة تردد.إذا VCO النواتج اشارة أدنى تردد من المرجعية ، وذلك للكشف عن المرحلة التي وانخفاض الانتاج وسوف يمر ترشيح أحد

 

[andrishev]

انها تهمة ضخها في الانتاج.
عندما يحدث خطأ في المرحلة الاشارات التي تأتي من XO وVCO وهو جهد مكلف لVCO لتعويض هذا الخطأ.

 

[diemilio]

elecomm كتب :ولكن مرة أخرى عن ((نون) كتلة يمكنني تقسيم اشارة تردد قبل 2 ، 4،8.... باستخدام متخاذلا يتخبط فقط عندما يكون مربع موجة... وسوف تحد من هذه المواصفات أو من أي وجود PLL حل آخر؟ qnd سيكون س / ع من VCO فقط مربع wve أو شرط لا يمكن أن تكون الموجة؟

 

[leoren_tm]

حصلت على هذا البريد الإلكتروني الخاص بي..
Phase_locked_Loops_for_Wireless_Communications___Digital__Analog_and_Optical_Implementations
إذا كنت ترغب في ذلك إساءة إلى الأمام لكم...بعد 9 دقائق :استخدام matlab.. hir هو الموافقة المسبقة عن علم من pll في matlab
عذرا ، لكنك في حاجة إلى تسجيل الدخول لمشاهدة هذه الضميمة

 

[leoren_tm]

أ simulink كتلة PLL ط خلق...

<img src="http://www.edaboard.com/images/smiles/icon_smile.gif" alt="ابتسامة" border="0" />عذرا ، لكنك في حاجة إلى تسجيل الدخول لمشاهدة هذه الضميمة

 

[leoren_tm]

حقا؟ ط و هو كان أول لقاء..

<img src="http://www.edaboard.com/images/smiles/icon_smile.gif" alt="ابتسامة" border="0" />

 

[ahmad_abdulghany]

في محاولة لاستخدام النموذج أيضا ، وهو فيريلوج

 

[Guest]

هاي leoren_tm ،

الرجاء ارسال لي الشعبي من Phase_locked_Loops_for_Wireless_Communications___Digital__Analog_and_Optical_Implementations.
وأنا أيضا يتطلب هذا الكتاب.هذا الكتاب سوف يكون من المفيد أيضا DLLs.أحتاج معلومات عن تهمة المضخات وخطوط الجهد تسيطر تأخير (VCDL).
أي مساعدة سيكون موضع تقدير!بعد 5 دقائق :هاي leoren_tm ،

واني اسعى الى محاكاة رقمية DLLs باستخدام simulink ، ولكن لا اعلم الكثير عن كيفية استخدام Simulink لDLL.يمكنك أن ترسل لي الخطوات أو الإجراءات
، أو أي من المواد التي تبين مفهوم أو طريقة المشاركة في DLL تصميم باستخدام simulink.

 

[raghu_836]

/ ن blcok يشير إلى العد التنازلي / بزيادة inorger مضادة لتتبع الأساسية تردد.
ش حتى يمكن استخدامها

 

[leoren_tm]

السمكة المنتفخة وكتب :

هاي leoren_tm ،الرجاء ارسال لي الشعبي من Phase_locked_Loops_for_Wireless_Communications___Digital__Analog_and_Optical_Implementations.

وأنا أيضا يتطلب هذا الكتاب.
هذا الكتاب سوف يكون من المفيد أيضا DLLs.
أحتاج معلومات عن تهمة المضخات وخطوط الجهد تسيطر تأخير (VCDL).

أي مساعدة سيكون موضع تقدير!
بعد 5 دقائق :
هاي leoren_tm ،واني اسعى الى محاكاة رقمية DLLs باستخدام simulink ، ولكن لا اعلم الكثير عن كيفية استخدام Simulink لDLL.
يمكنك أن ترسل لي الخطوات أو الإجراءات ، أو أي من المواد التي تبين مفهوم أو طريقة المشاركة في DLL تصميم باستخدام simulink.