H
hayang
Guest
مرحبا ، أنا جديدة لتصميم stratix FPGA ، ربما سؤالي بسيط للغاية.
ما هي العلاقة بين المعزز / سريعة PLL العالمية والإقليمية على مدار الساعة؟
التصميم الحالي يستخدم الكثير من الساعات ، والعالمية على مدار الساعة ليست كافية عددا ، لذلك نحن بحاجة إلى استخدام الإقليمي الساعات ، ولكن قد يعلقون مواقع محددة من قبل مجلس إدارة ثنائي الفينيل متعدد الكلور ، على ما قد يحدث اذا حدث الشرط التالي : ساعة واحدة الإقليمي لمنطقة معينة ، وجميع تصميم المنطق أيضا مقيدة في هذه المنطقة ، ولكن هناك بعض الذين يعلقون connnecting إلى المنطق الذي هو خارج هذه المنطقة ، هذه هي المشكلة؟
لا يمكن لأي مصمم من ذوي الخبرة FPGA تعطيني؟
شكرا جزيلا
هاري
ما هي العلاقة بين المعزز / سريعة PLL العالمية والإقليمية على مدار الساعة؟
التصميم الحالي يستخدم الكثير من الساعات ، والعالمية على مدار الساعة ليست كافية عددا ، لذلك نحن بحاجة إلى استخدام الإقليمي الساعات ، ولكن قد يعلقون مواقع محددة من قبل مجلس إدارة ثنائي الفينيل متعدد الكلور ، على ما قد يحدث اذا حدث الشرط التالي : ساعة واحدة الإقليمي لمنطقة معينة ، وجميع تصميم المنطق أيضا مقيدة في هذه المنطقة ، ولكن هناك بعض الذين يعلقون connnecting إلى المنطق الذي هو خارج هذه المنطقة ، هذه هي المشكلة؟
لا يمكن لأي مصمم من ذوي الخبرة FPGA تعطيني؟
شكرا جزيلا
هاري