USB2.0 Phy

[bitblue]

مرحبا أصدقاء ،

أريد أن أسأل سؤال حول تصميم USB2.0 Phy.نحن نعلم أن Phy [أوسب] يمكن عينة من 480Mb / ثانية (السرعة العالية واسطة) و12Mb / ث (سرعة تامة واسطة) المسلسل البيانات باستخدام اثنين من دوائر مجلس الإنماء والإعمار ، وعلى recoverred معدل البيانات لم يتم تغيير للخروج من دوائر مجلس الإنماء والإعمار.ثم 480Mb / ق تدفق البيانات في المخزن المؤقت لدنة لعبور مختلف توقيت المجال.سؤالي هو ما تردد التشغيل على مدار الساعة من البيانات بسرعة عالية في وحدة فك الترميز ، deserilizator؟ماذا عن الوضع الكامل السرعة؟لأن 8bit - الموازي بيانات الانتاج والتردد هو 60MHz ، ما إذا كان فك.. 'ق هو أيضا 60MHz.

شكرا للمساعدة مقدما

 

[Guest]

[No message]

 

[Guest]

bitblue كتب :

مرحبا أصدقاء ،أريد أن أسأل سؤال حول تصميم USB2.0 Phy.
نحن نعلم أن Phy [أوسب] يمكن عينة من 480Mb / ثانية (السرعة العالية واسطة) و12Mb / ث (سرعة تامة واسطة) المسلسل البيانات باستخدام اثنين من دوائر مجلس الإنماء والإعمار ، وعلى recoverred معدل البيانات لم يتم تغيير للخروج من دوائر مجلس الإنماء والإعمار.
ثم 480Mb / ق تدفق البيانات في المخزن المؤقت لدنة لعبور مختلف توقيت المجال.
سؤالي هو ما تردد التشغيل على مدار الساعة من البيانات بسرعة عالية في وحدة فك الترميز ، deserilizator؟
ماذا عن الوضع الكامل السرعة؟
لأن 8bit - الموازي بيانات الانتاج والتردد هو 60MHz ، ما إذا كان فك.. 'ق هو أيضا 60MHz.شكرا للمساعدة مقدما

 

[crazy_analog]

تلقي وضع أساسا في جزء الرقمية (لا تشمل DLL وعازلة مرنة) يعمل في 60MHz في 8bit واسطة.مرة واحدة جزءا التناظرية يتلقى البيانات مع 480MHz معدل ساعة ومكتبة الارتباط الديناميكي يجعل متزامنة إلى 480 ميغاهيرتز على مدار الساعة
، وحفظ لدنة العازلة.
لدنة مقالب العازلة خارج 60MHz مع عقارب الساعة الى البث الرقمي.

 

[ls000rhb]

وأنا أيضا تعلم تصميم phy [أوسب] ، وإعطاء مزيد من الإجابة ، من فضلك!