A
ahmad_abdulghany
Guest
مرحبا ،
سؤال بسيط ،
يمكن كامل PLL (رقمي) من توليف VHDL أو Vrilog مدونة؟
أعني
، ليس فقط على مستوى الهيكلية والسلوكية واحد!
القضية هي أن العملية؟
ويرجع الفضل في ذلك مسبقا ،
أحمد ،
سؤال بسيط ،
يمكن كامل PLL (رقمي) من توليف VHDL أو Vrilog مدونة؟
أعني
، ليس فقط على مستوى الهيكلية والسلوكية واحد!
القضية هي أن العملية؟
ويرجع الفضل في ذلك مسبقا ،
أحمد ،