G
Guest
Guest
مرحبا ،
لم تجد أحدا مشكلة مع Xilinx CPLD التوليف مع 7.1i الإصدار.
لدي تصميم في سلسلة XC9572XL.لقد وجدت ما هو أنه من بوابة الجامع عكس لمنطقة عازلة.في محاكاة وتقارير كل شيء على ما يرام ، ولكن فقط عندما يتم تحميلها ان تصميم هذا الوضع الشاذ هو الملاحظة.نفس التصميم يعمل بشكل جيد عندما يتم تصنيعه باستخدام الإصدار 6.2 أو 6.3.
بانكاج
لم تجد أحدا مشكلة مع Xilinx CPLD التوليف مع 7.1i الإصدار.
لدي تصميم في سلسلة XC9572XL.لقد وجدت ما هو أنه من بوابة الجامع عكس لمنطقة عازلة.في محاكاة وتقارير كل شيء على ما يرام ، ولكن فقط عندما يتم تحميلها ان تصميم هذا الوضع الشاذ هو الملاحظة.نفس التصميم يعمل بشكل جيد عندما يتم تصنيعه باستخدام الإصدار 6.2 أو 6.3.
بانكاج