Xilinx Parallel2JTAG الكابل

V

vaf20

Guest
مرحبا جميعا
ط مكونة بالتوازي JTAG الكابل الذي يوصي xilinx تكوين الجهاز على النحو التالي

وعندما تدير JTAG مبرمج في Xilinx مؤسسة 3.1 ، الكابل لم الصدد كشف ولكن لم تنشأ عندما تدير JTAG مبرمج Xilinx işe 5.1 في كل شيء وأنا موافق ويمكن البرنامج العديد من الأجهزة.
سوف plz ش.يقول لي ما حدث
، ولماذا؟وإذا كان هذا هو ما يرام مع işe 6.2
tnx مسبقا
عذرا ، لكنك في حاجة إلى تسجيل الدخول لمشاهدة هذه الضميمة

 
مرحبا.اتخذت هذا المخطط أيضا ، وتعمل جيد بالنسبة لي.
كنت tesed مع النسخة.2.1 ، 3.1 ، 5.1
و 6.2 ويعمل غرامة.
نبحث عن الخطأ الصدد.

مع أطيب التحيات.

 
مرحبا.2 النظر في المذكرة أيضا على التخطيطي.وربط unuse أجزاء من 74HC125 لgnd.

مع أطيب التحيات.

 
tnx 2 petarpav
ط يتكون من جديد
، وأنا على التوالي عندما الأثر بلدي الكابل الصدد
ومن stablished لكنه اكتشف العديد من FPGA مجهولة نحو 9 أو 12 FPGA؟
راجع للشغل ، ط 1n5819 بدلا من استخدام واستعمال 1n5817 سقف 2.السلطة سقف
tnx المقبلة

 

Welcome to EDABoard.com

Sponsor

Back
Top