J
jesuraj
Guest
مرحبا ،
وأنا في procès من تصميم جهاز لتغيير.
عندما كنت تستخدم testbench للتحقق من وظائف ذلك ، فإنه يعمل بشكل جيد عندما يتم تمرير المدخلات كما هو الحال مع بعض التأخير.
على مقاعد البدلاء هو اختبار مثل هذا :
الأولي
يبدأ
# 20 descram_en = 1'b1 ؛
سي كيه = 64'h649dbdbe0cf0cfcb ؛
# 20 descram_en = 1'b0 ؛
# 20 tspayload = 1'b1 ؛
area_sel = 2'b0 ؛
scrambler_select = 1'b1 ؛
data_in = 64'h00000000_12345678 ؛
# 20 data_in = 64'h6cbfa0e5_a96ddc60 ؛
...ط تواصل تمرير البيانات في نفس الطريق.عقارب الساعة يتم إنشاؤها على النحو التالي :
الأولي
clk = 1'b1 ؛
دائما
# 10 clk = ~ clk ؛
رمز يعمل بشكل جيد للمساهمة أعلاه.
عندما يتم تغيير testbench على النحو المبين أدناه للحالة الراهنة والمقبلة للدولة في وقت واحد والتغيير في نهاية المطاف أحصل على الإخراج غير صحيحة.
الأولي
يبدأ
الانتظار (rst) ؛
@ (posedge clk) ؛
descram_en = 1'b1 ؛
سي كيه = 64'h649dbdbe0cf0cfcb ؛
@ (posedge clk) ؛
descram_en = 1'b0 ؛
@ (posedge clk) ؛
tspayload = 1'b1 ؛
area_sel = 1'b0 ؛
scrambler_select = 2'b01 ؛
data_in = 64'h00000000_12345678 ؛
@ (posedge clk) ؛
data_in = 64'h6cbfa0e5_a96ddc60 ؛
...وclk هي التي تنتج في نفس الوحدة النمطية مثل أعلاه.
ما هو السبب في الوضع الحالي والرئيس المقبل لتغيير simultaneously.Is مقاعد البدلاء اختبار الصحيح؟
تمنيات
jesu
وأنا في procès من تصميم جهاز لتغيير.
عندما كنت تستخدم testbench للتحقق من وظائف ذلك ، فإنه يعمل بشكل جيد عندما يتم تمرير المدخلات كما هو الحال مع بعض التأخير.
على مقاعد البدلاء هو اختبار مثل هذا :
الأولي
يبدأ
# 20 descram_en = 1'b1 ؛
سي كيه = 64'h649dbdbe0cf0cfcb ؛
# 20 descram_en = 1'b0 ؛
# 20 tspayload = 1'b1 ؛
area_sel = 2'b0 ؛
scrambler_select = 1'b1 ؛
data_in = 64'h00000000_12345678 ؛
# 20 data_in = 64'h6cbfa0e5_a96ddc60 ؛
...ط تواصل تمرير البيانات في نفس الطريق.عقارب الساعة يتم إنشاؤها على النحو التالي :
الأولي
clk = 1'b1 ؛
دائما
# 10 clk = ~ clk ؛
رمز يعمل بشكل جيد للمساهمة أعلاه.
عندما يتم تغيير testbench على النحو المبين أدناه للحالة الراهنة والمقبلة للدولة في وقت واحد والتغيير في نهاية المطاف أحصل على الإخراج غير صحيحة.
الأولي
يبدأ
الانتظار (rst) ؛
@ (posedge clk) ؛
descram_en = 1'b1 ؛
سي كيه = 64'h649dbdbe0cf0cfcb ؛
@ (posedge clk) ؛
descram_en = 1'b0 ؛
@ (posedge clk) ؛
tspayload = 1'b1 ؛
area_sel = 1'b0 ؛
scrambler_select = 2'b01 ؛
data_in = 64'h00000000_12345678 ؛
@ (posedge clk) ؛
data_in = 64'h6cbfa0e5_a96ddc60 ؛
...وclk هي التي تنتج في نفس الوحدة النمطية مثل أعلاه.
ما هو السبب في الوضع الحالي والرئيس المقبل لتغيير simultaneously.Is مقاعد البدلاء اختبار الصحيح؟
تمنيات
jesu