B
BlackOps
Guest
مرحبا ،
أريد تحميل شيء بسيط هناك الآن.أنا أستخدم الخط الذي جاء مع ايسي Webpack 9.2
ولكن هذا دليل يبين كيفية تحميل مضادة بسيطة في المتقشف - 3 متنها.
على أية حال ، فقد قررت أن تتبع خطواتها ، ولكن لاستهداف رمز لمجلس بلدي.
هنا في إتش دي إل :
رمز :-------------------------------------------------- --------------------------------
-- الشركة :
-- المهندس :
--
-- انشئ التاريخ : 21:38:03 12/21/2007
-- تصميم الاسم :
-- وحدة الاسم : مكافحة -- السلوكية
-- اسم المشروع :
-- الهدف من الأجهزة :
-- أداة النسخ :
-- الوصف :
--
-- التبعيات :
--
-- مراجعة :
-- مراجعة 0.01 -- ملف ابتدعت
-- تعليقات إضافية :
--
-------------------------------------------------- --------------------------------
IEEE المكتبة ؛
IEEE.STD_LOGIC_1164.ALL استخدام ؛
IEEE.STD_LOGIC_ARITH.ALL استخدام ؛
IEEE.STD_LOGIC_UNSIGNED.ALL استخدام ؛---- حرر التالي مكتبة الإعلان إذا instantiating
---- أي Xilinx الأوليات في هذا الرمز.
-- مكتبة UNISIM ؛
-- استخدام UNISIM.VComponents.all ؛كيان العداد
الميناء (الساعة : في STD_LOGIC ؛
الاتجاه : في STD_LOGIC ؛
COUNT_OUT : خارج std_logic_vector (3 downto 0)) ؛
مكافحة الغاية ؛
العمارة السلوكية من العداد
إشارة count_int : std_logic_vector (3 downto 0) : = "0000" ؛
يبدأ
عملية (ساعة)
يبدأ
إذا الساعة = '1' وثم CLOCK'event
إذا التوجيه = '1' ثم
count_int <= count_int 1 ؛
أيضا
count_int <= count_int -- 1 ؛
إذا كانت الغاية ؛
إذا كانت الغاية ؛
عملية الغاية ؛
COUNT_OUT <= count_int ؛
نهاية السلوكية ؛
أريد تحميل شيء بسيط هناك الآن.أنا أستخدم الخط الذي جاء مع ايسي Webpack 9.2
ولكن هذا دليل يبين كيفية تحميل مضادة بسيطة في المتقشف - 3 متنها.
على أية حال ، فقد قررت أن تتبع خطواتها ، ولكن لاستهداف رمز لمجلس بلدي.
هنا في إتش دي إل :
رمز :-------------------------------------------------- --------------------------------
-- الشركة :
-- المهندس :
--
-- انشئ التاريخ : 21:38:03 12/21/2007
-- تصميم الاسم :
-- وحدة الاسم : مكافحة -- السلوكية
-- اسم المشروع :
-- الهدف من الأجهزة :
-- أداة النسخ :
-- الوصف :
--
-- التبعيات :
--
-- مراجعة :
-- مراجعة 0.01 -- ملف ابتدعت
-- تعليقات إضافية :
--
-------------------------------------------------- --------------------------------
IEEE المكتبة ؛
IEEE.STD_LOGIC_1164.ALL استخدام ؛
IEEE.STD_LOGIC_ARITH.ALL استخدام ؛
IEEE.STD_LOGIC_UNSIGNED.ALL استخدام ؛---- حرر التالي مكتبة الإعلان إذا instantiating
---- أي Xilinx الأوليات في هذا الرمز.
-- مكتبة UNISIM ؛
-- استخدام UNISIM.VComponents.all ؛كيان العداد
الميناء (الساعة : في STD_LOGIC ؛
الاتجاه : في STD_LOGIC ؛
COUNT_OUT : خارج std_logic_vector (3 downto 0)) ؛
مكافحة الغاية ؛
العمارة السلوكية من العداد
إشارة count_int : std_logic_vector (3 downto 0) : = "0000" ؛
يبدأ
عملية (ساعة)
يبدأ
إذا الساعة = '1' وثم CLOCK'event
إذا التوجيه = '1' ثم
count_int <= count_int 1 ؛
أيضا
count_int <= count_int -- 1 ؛
إذا كانت الغاية ؛
إذا كانت الغاية ؛
عملية الغاية ؛
COUNT_OUT <= count_int ؛
نهاية السلوكية ؛